Invention Publication
- Patent Title: 集成电路封装方法及半导体器件
- Patent Title (English): Integrated circuit packaging method and semiconductor device
-
Application No.: CN201910701507.2Application Date: 2019-07-31
-
Publication No.: CN110473790APublication Date: 2019-11-19
- Inventor: 赖振楠
- Applicant: 深圳宏芯宇电子股份有限公司
- Applicant Address: 广东省深圳市龙岗区南湾街道上李朗平吉大道金科路金积嘉科技园1栋9楼
- Assignee: 深圳宏芯宇电子股份有限公司
- Current Assignee: 深圳宏芯宇电子股份有限公司
- Current Assignee Address: 广东省深圳市龙岗区南湾街道上李朗平吉大道金科路金积嘉科技园1栋9楼
- Agency: 深圳市顺天达专利商标代理有限公司
- Agent 陆军
- Main IPC: H01L21/48
- IPC: H01L21/48 ; H01L21/56

Abstract:
本发明提供了一种集成电路封装方法及半导体器件,所述方法包括:(a)识别贴装有集成电路裸晶的底板,并根据对所述贴装有集成电路裸晶的底板的识别信息生成塑封模型,在所述贴装有集成电路裸晶的底板上,所述集成电路裸晶的接触电极通过键合线与所述底板上的引脚一一对应连接;(b)根据所述塑封模型,在所述底板的贴装有集成电路裸晶的一侧依次形成多个相叠并绝缘的光固化胶层,且所述集成电路裸晶及键合线包裹在多个所述光固化胶层内。本发明通过在引线框架的贴装有集成电路裸晶的一侧依次形成多个相叠并绝缘的光固化胶层,避免了塑封过程中引线框架翘曲及键合线绷断,提高了集成电路封装的合格率。
Public/Granted literature
- CN110473790B 集成电路封装方法及半导体器件 Public/Granted day:2021-04-13
Information query
IPC分类: