本发明提供了一种电路芯片，包括：具有器件区域与间隔区域的衬底；形成于衬底上的晶体管电路，包括排布于器件区域上的多个晶体管单元；形成于衬底中的引出结构，位于晶体管单元之间的器件区域；形成于衬底上的接触结构，并接触引出结构；形成于衬底中的贯穿衬底连接线，位于器件区域，且与引出结构构成连接；形成于衬底中的背侧深沟槽隔离结构，位于间隔区域，用于电隔离相邻的晶体管单元，本发明提供的电路芯片通过在晶体管单元之间设置引出结构、接触结构、贯穿衬底连接线以及背侧深沟槽隔离结构，而使该电路芯片在其高压NMOS器件之间不会发生穿通、且其电性可以引出的前提下，其高压NMOS器件之间的间距能继续缩小，从而减小了电路芯片的尺寸。