Invention Grant
- Patent Title: 电路基板
-
Application No.: CN201980044165.XApplication Date: 2019-07-12
-
Publication No.: CN112352473BPublication Date: 2024-05-28
- Inventor: 平谷俊悟 , 奥见慎祐 , 中村有延 , 原口章 , 曹衡
- Applicant: 株式会社自动网络技术研究所 , 住友电装株式会社 , 住友电气工业株式会社
- Applicant Address: 日本三重县; ;
- Assignee: 株式会社自动网络技术研究所,住友电装株式会社,住友电气工业株式会社
- Current Assignee: 株式会社自动网络技术研究所,住友电装株式会社,住友电气工业株式会社
- Current Assignee Address: 日本三重县; ;
- Agency: 中原信达知识产权代理有限责任公司
- Agent 季莹; 方应星
- International Application: PCT/JP2019/027781 2019.07.12
- International Announcement: WO2020/017471 JA 2020.01.23
- Date entered country: 2020-12-29
- Main IPC: H05K1/18
- IPC: H05K1/18 ; H05K1/02 ; H05K7/20 ; H05K7/04
Abstract:
一种电力电路，将与FET(13)的端子连接的多个母排(111、112)设置于一个平面，并具备设置于母排(111、112)彼此之间的第1绝缘区域(114)，其中，电力电路具备：母排(111)，固定有FET(13)；通电片材(14)，通过第1连接部(15)与母排(112)连接，使FET(13)的源极端子(132)与母排(112)通电；及第2连接部(143)，设置于通电片材(14)内，并使源极端子(132)和母排(112)通电。
Public/Granted literature
- CN112352473A 电路基板 Public/Granted day:2021-02-09
Information query
