本申请涉及一种半导体结构及其制备方法。该半导体结构的制备方法包括：提供衬底；于衬底的上表面形成第一介质层；于第一介质层内形成间隔分布的第一通孔；于第一通孔内形成牺牲层；于第一介质层的表面形成第二介质层，第二介质层覆盖第一介质层上表面和裸露的牺牲层；于第二介质层内形成第二通孔，第二通孔暴露出牺牲层；去除牺牲层，以形成刻蚀通孔。本申请通过两步通孔形成刻蚀通孔，其意想不到的效果是防止了现有技术中由于高深宽比和刻蚀的微负载效应而出现的通孔底部没打开或者通孔内导线的电阻偏大的问题，确保通孔底部被完全打开，降低通孔内导线的电阻，避免形成寄生电容，以提高器件的性能。