公开(公告)号：FR2894070B1

公开(公告)日：2008-04-11

申请号：FR0512169

申请日：2005-11-30

Applicant: 3D PLUS SA SA

Inventor： VAL CHRISTIAN ,  LIGNIER OLIVIER

IPC: H01L21/98 ,  H01L25/065

Abstract: The module has a stack (100) of two slices (10, 30), where the slice (10) has a set of electrically conducting bumps on its face. The slice (30) comprises an electrically insulating material zone (61) passing through the thickness of the slice (30) and an electrically conducting element (3) passing through the slice (30) in the zone. The conducting element and the bumps are made of material having a determined hardness. The hardness of the material of the element (3) is lower than the hardness of the material of the bumps so that the bumps penetrate in the conducting element.

公开(公告)号：FR2884049B1

公开(公告)日：2007-06-22

申请号：FR0505926

申请日：2005-06-10

Applicant: 3D PLUS SA SA

Inventor： VAL CHRISTIAN

IPC: H01L23/498 ,  H01L25/16 ,  H05K3/34

公开(公告)号：FR2911995B1

公开(公告)日：2009-03-06

申请号：FR0700625

申请日：2007-01-30

Applicant: 3D PLUS SA SA

Inventor： VAL CHRISTIAN

IPC: H01L21/48 ,  H01L23/50 ,  H01L25/065

Abstract: The method involves depositing conductive ink drop (3) with solvents on each of metallized vias (1) of an electronic wafer (T1), where the ink has metal nano-particles such as silver, gold or copper. Another electronic wafer (T2) is stacked on the wafer (T1) such that metallized vias of the wafer (T2) are superposed on the vias of the wafer (T1). Solvents of 50 to 90 percentages are removed from the drop by heating/depression to obtain a pasty ink. Drops of the pasty ink are fritted by a laser e.g. yttrium-aluminum garnet laser, to form electrical connections between the superposed vias.

公开(公告)号：FR2905198B1

公开(公告)日：2008-10-17

申请号：FR0607442

申请日：2006-08-22

Applicant: 3D PLUS SA SA

Inventor： VAL CHRISTIAN

IPC: H01L21/70 ,  B81C1/00 ,  H01L21/66 ,  H01L25/065

Abstract: The invention relates to the collective fabrication of n 3D module. It comprises a step of fabricating a batch of n dies i at one and the same thin plane wafer (10) of thickness es comprising silicon, covered on one face with electrical connection pads (20), called test pads, and then with a thin electrically insulating layer (4) of thickness ei, forming the insulating substrate provided with at least one silicon electronic component (11) having connection pads (2) connected to the test pads (20) through the insulating layer. The components are encapsulated in an insulating resin (6) of thickness er, filling the spaces between the components, then separated from one another by first grooves (30) with a width L1 and a depth P1 such that ei+er

公开(公告)号：FR2905198A1

公开(公告)日：2008-02-29

申请号：FR0607442

申请日：2006-08-22

Applicant: 3D PLUS SA SA

Inventor： VAL CHRISTIAN

IPC: H01L21/70 ,  B81C1/00 ,  H01L21/66 ,  H01L25/065

Abstract: L'invention concerne la fabrication collective de n modules 3D. Elle comprend une étape de fabrication d'un lot de n tranches i sur une même plaque, d'épaisseur es comprenant du silicium, recouverte sur une face de plots de test (20) puis d'une couche isolante (4) d'épaisseur ei, formant le substrat isolant et munie d'au moins un composant électronique (11) connecté aux plots de test (20) à travers ladite couche isolante, les composants étant séparés les uns des autres par des premières rainures (30) d'une largeur L1, les plots de connexion des composants (2) étant connectés à des pistes (3) qui affleurent au niveau des rainures (30),B1) une étape de dépôt d'un support adhésif (40) sur la face côté composants,C1) une étape de retrait de la plaque de silicium (10) de manière à faire apparaître les plots de test (20),D1) une étape de test électrique des composants de la plaque par les plots de test (20), et de marquage des composants valides (11'),E1) une étape de report sur un film adhésif (41) des tranches (50) comportant chacune un composant valide (11'), les tranches étant séparées par des deuxièmes rainures (31) au niveau desquelles affleurent les pistes de connexion (3) des composants valides (11').Cette étape répétée K fois, est suivie d'une étape d'empilement des K plaques, de formation de trous métallisés dans l'épaisseur de l'empilement et destinés à la connexion des tranches entre elles, puis de découpe de l'empilement pour obtenir les n modules 3D.

公开(公告)号：FR2894070A1

公开(公告)日：2007-06-01

申请号：FR0512169

申请日：2005-11-30

Applicant: 3D PLUS SA SA

Inventor： VAL CHRISTIAN ,  LIGNIER OLIVIER

IPC: H01L21/98 ,  H01L25/065

Abstract: L'invention a pour objet un module électronique 3D comportant un empilement (100) d'au moins une première tranche (10) et une deuxième tranche (30), la première tranche (10) présentant sur une face (101) au moins un ensemble (4) de bossages (41) électriquement conducteurs, et la deuxième tranche (30) comprenant au moins une zone (61) de matériau électriquement isolant, traversant la tranche dans l'épaisseur. La deuxième tranche (30) comprend au moins un élément (3) électriquement conducteur traversant ladite tranche dans une zone (61) de matériau électriquement isolant, apte à recevoir un ensemble (4) de bossages (41) de la première tranche (10).

公开(公告)号：FR2911995A1

公开(公告)日：2008-08-01

申请号：FR0700625

申请日：2007-01-30

Applicant: 3D PLUS SA SA

Inventor： VAL CHRISTIAN

IPC: H01L21/48 ,  H01L23/50 ,  H01L25/065

Abstract: L'invention concerne un procédé d'interconnexion de composants électroniques d'une première tranche (T1) avec des composants électroniques d'une deuxième tranche (T2), chaque tranche comportant des vias (1) métallisés qui traversent la tranche dans l'épaisseur. Le procédé comprend les étapes suivantes de :- dépôt d'une goutte (3) d'encre conductrice contenant des solvants, sur chaque via (1) de la première tranche (T1),- empilage de la deuxième tranche (T2) sur la première de manière à ce que les vias (1) de la deuxième tranche (T2) soient sensiblement superposés sur les vias (1) de la première tranche (T1),- élimination de 50 à 90% des solvants contenus dans les gouttes (3) par chauffage ou dépression de façon à obtenir une encre pâteuse,- frittage des gouttes (3) d'encre pâteuse par laser afin de réaliser des connexions (31) électriques entre les vias (1) métallisés superposés.

公开(公告)号：FR2895568B1

公开(公告)日：2008-02-08

申请号：FR0513217

申请日：2005-12-23

Applicant: 3D PLUS SA SA

Inventor： VAL CHRISTIAN

IPC: H01L25/065

Abstract: The invention relates to the collective fabrication of n 3D modules. A batch of n wafers I are fabricated on one and the same plate. This step is repeated K times. The K plates are stacked. Plated-through holes are formed in the thickness of the stack. These holes are intended for connecting the slices together. The stack is cut in order to obtain the n 3D modules. The plate 10, which comprises silicon, is covered on one face 11 with an electrically insulating layer forming the insulating substrate. This face has grooves 20 that define n geometrical features, which are provided with an electronic component 1 connected to electrical connection pads 2′ placed on said face.

公开(公告)号：FR2875672B1

公开(公告)日：2007-05-11

申请号：FR0409974

申请日：2004-09-21

Applicant: 3D PLUS SA SA

Inventor： VAL CHRISTIAN ,  LIGNIER OLIVIER ,  BOCAGE REGIS

IPC: H05K7/20 ,  H01L23/34

Abstract: The present invention relates to an electronic device incorporating a heat distributor. It applies more particularly to devices of the plastic package type, with one or more levels of components. According to the invention, the electronic device, for example of the package type, is provided for its external connection with pads distributed over a connection surface. It includes a thermally conducting plate lying parallel to said connection surface and having a nonuniform structure making it possible, when the device is exposed to a given external temperature, to supply a controlled amount of heat to each external connection pad according to its position on the connection surface. If the device is a package comprising a support of the printed circuit type, the conducting plate will advantageously form an internal layer of said support.

公开(公告)号：FR2884049A1

公开(公告)日：2006-10-06

申请号：FR0505926

申请日：2005-06-10

Applicant: 3D PLUS SA SA

Inventor： VAL CHRISTIAN

IPC: H01L23/498 ,  H01L25/16 ,  H05K3/34

Abstract: L'invention concerne un module électronique (100) comprenant un empilement de n boîtiers (10, 10a, 10b) d'épaisseur E prédéterminée, pourvus sur une surface inférieure de billes de connexion (12) d'épaisseur eb prédéterminée reliées à un circuit imprimé (20, 20a, 20b) d'interconnexion du boîtier. Le circuit imprimé est disposé sur la surface inférieure du boîtier au niveau des billes, présente des percements métallisés (23) dans lesquels sont situées les billes (12) et auxquels elles sont connectées, et a une épaisseur eci inférieure à eb, de manière à obtenir un module d'épaisseur totale ne dépassant pas n (E+ 10% eb).