公开(公告)号：FR2979738A1

公开(公告)日：2013-03-08

申请号：FR1157796

申请日：2011-09-02

Applicant: ST MICROELECTRONICS CROLLES 2 ,  STMICROELECTRONICS PVT LTD INDIA

Inventor： CALLEN OLIVIER ,  GROVER ANUJ ,  ROY TANMOY

IPC: G11C11/419 ,  G11C11/4197

Abstract: Mémoire SRAM, comportant une pluralité de cellules mémoire de type 6T, à base de six transistors à effet de champ à grille isolée, chaque cellule comportant deux inverseurs (2, 12) connectés en antiparallèle, et deux circuits distincts d'accès en écriture et lecture, lesdits circuits d'écriture comportant deux transistors d'accès (22, 23) reliés chacun à une ligne de bit BL et à un point commun des inverseurs distincts, et dont les grilles (25, 26) sont reliées à une ligne de mot WL , chaque inverseur comportant un transistor de connexion au niveau haut (5, 15) et un transistor de connexion au niveau bas (6, 16), dans laquelle la largeur W des grilles de transistors de connexion au niveau bas (6, 16) est strictement inférieure à la largeur de grille W des transistors d'accès en écriture (22, 23), et la largeur de grille W des transistors de connexion au niveau haut (5, 15) est supérieure ou égale à la largeur de grille W des transistors de connexion au niveau bas (6, 16).