커패시턴스-전압 특성을 이용한 저온 다결정 실리콘 박막 트랜지스터의 수직방향 결정립 경계 위치를 추적하는 장치 및 방법
    1.
    发明授权

    公开(公告)号:KR101557935B1

    公开(公告)日:2015-10-08

    申请号:KR1020140188932

    申请日:2014-12-24

    CPC classification number: H01L22/12

    Abstract: 본발명은다결정박막트랜지스터에서결정립경계가존재하지않는경우의커패시턴스-전압특성과결정립경계가존재하는경우의커패시턴스-전압특성의차를이용하여결정립경계의위치에의존하여변하는공핍커패시턴스를통해유효한공핍영역의폭을구해최종적으로는결정립경계의위치를추출하는장치및 방법을제공하기위한것으로서, 결정립경계가채널내에존재하는소자의커패시턴스-전압특성을검출하는 C-V특성검출부와, 상기검출된커패시턴스-전압특성을기반으로공핍영역을형성할수 있는크기에해당하는게이트전압이인가되었을경우의커패시턴스값을추출하는커패시턴스값 추출부와, 상기추출된커패시턴스값으로부터결정립경계의위치에의존하여변하는공핍커패시턴스를분리추출하는공핍커패시턴스추출부와, 상기분리추출된공핍커패시턴스로부터유효한공핍영역의폭을산출하여공핍층의두께로부터결정립경계의수직방향위치를산출하는결정립계위치산출부를포함하여구성되는데있다.

    Abstract translation: 本发明是提供一种通过利用晶界的位置变化的耗尽电容获得有效耗尽区的宽度来提取晶界位置的装置和方法,其使用电容 - 电压特性 在多晶薄膜晶体管中不存在晶界的情况和存在晶界的情况的电容 - 电压特性。 本发明的装置包括:C-V特性检测部,其检测在通道中存在晶界的装置的电容 - 电压特性; 电容值提取部,其根据检测出的电容电压特性,施加与能够形成耗尽区的振幅相对应的栅极电压的情况下提取电容值; 耗尽电容提取部,其根据所提取的电容值分离并提取根据晶界的位置而变化的耗尽电容; 以及晶界位置计算部分,通过从分离和提取的耗尽电容计算有效耗尽区的宽度,从耗尽区的厚度计算晶界的垂直位置。

Patent Agency Ranking