公开(公告)号：KR20210033096A

公开(公告)日：2021-03-26

申请号：KR1020190114042A

申请日：2019-09-17

Applicant: 삼성전자주식회사

Inventor： 이성문 ,  곽민찬 ,  신헌종 ,  정용식 ,  노영창 ,  이두현 ,  정성헌 ,  지상원

IPC: H01L29/66 ,  H01L21/768 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L21/76897 ,  H01L21/823431 ,  H01L21/823462 ,  H01L29/66348 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 본 발명의 실시예에 따른 반도체 장치의 제조방법은, 기판 상에 제1 방향으로 연장되는 활성 영역을 형성하는 단계, 상기 기판 상에서 상기 활성 영역과 교차하여 제2 방향으로 연장되는 게이트 구조물을 형성하는 단계, 상기 게이트 구조물의 상부 일부를 제거하고, 상기 게이트 구조물이 제거된 영역에 게이트 캡핑층을 형성하는 단계, 상기 게이트 구조물의 적어도 일측에서 상기 활성 영역과 연결되는 콘택 플러그를 형성하는 단계, 상기 게이트 캡핑층의 상면을 덮으며 상기 제2 방향으로 연장되는 제1 패턴층 및 상기 제1 패턴층으로부터 상기 제1 방향을 따라 연장되어 상기 콘택 플러그의 일부를 덮는 제2 패턴층을 포함하는 마스크 패턴층을 형성하는 단계, 및 상기 마스크 패턴층으로부터 노출된 상기 콘택 플러그를 상부로부터 소정 깊이로 일부 제거하는 단계를 포함할 수 있다.