클럭 신호 처리기 및 이를 포함하는 비휘발성 메모리 장치
    3.
    发明公开
    클럭 신호 처리기 및 이를 포함하는 비휘발성 메모리 장치 审中-实审
    时钟信号处理器和非易失性存储器件,包括它们

    公开(公告)号:KR1020160041717A

    公开(公告)日:2016-04-18

    申请号:KR1020140136219

    申请日:2014-10-08

    CPC classification number: G11C7/222 G11C16/0483 G11C16/32

    Abstract: 클럭신호처리기는듀티사이클수정부, 스위치시점계산부및 멀티플렉서를포함한다. 듀티사이클수정부는제1 클럭신호의듀티사이클을수정하여제2 클럭신호를생성한다. 스위치시점계산부는비휘발성메모리장치에독출커맨드가인가된후 유효하지않은데이터가독출되는레이턴시구간의종료시점에서스위치신호를활성화한다. 멀티플렉서는스위치신호에기초하여제1 클럭신호및 제2 클럭신호중 하나를제3 클럭신호로서출력한다.

    Abstract translation: 时钟信号处理器包括:占空比修改单元,开关视点计算单元和多路复用器。 占空比修改单元通过修改第一时钟信号的占空比来产生第二时钟信号。 开关视点计算单元在对非易失性存储器件应用读取命令之后,在读取无效数据的等待时间段的结束视点中激活开关信号。 多路复用器基于开关信号从第一和第二时钟信号输出第三时钟信号。

    반도체 패키지 및 이를 포함하는 전자 장치
    6.
    发明公开
    반도체 패키지 및 이를 포함하는 전자 장치 审中-实审
    半导体封装和具有该封装的电子器件

    公开(公告)号:KR1020160142574A

    公开(公告)日:2016-12-13

    申请号:KR1020150078472

    申请日:2015-06-03

    Abstract: 반도체패키지는외부단자, 인터페이스칩, 및반도체칩을포함한다. 인터페이스칩은외부단자와본딩(bonding)되는외부인터페이스패드, 복수의내부인터페이스패드들, 및외부인터페이스패드와복수의내부인터페이스패드들사이에연결되는인터페이스회로를포함한다. 반도체칩은복수의내부인터페이스패드들중의하나에선택적으로본딩되는신호패드를포함한다. 인터페이스회로는, 복수의내부인터페이스패드들중에서신호패드와본딩되는선택패드와외부인터페이스패드사이의연결을활성화시키고, 복수의내부인터페이스패드들중에서신호패드와본딩되지않은비선택패드들과외부인터페이스패드사이의연결을비활성화시킨다.

    Abstract translation: 半导体封装包括外部电极,接口芯片和半导体芯片。 接口芯片包括接合到外部电极的外部接口焊盘,多个内部接口焊盘以及耦合在外部接口焊盘和多个内部接口焊盘之间的接口电路。 半导体芯片包括选择性地结合到多个内部接口焊盘之一的信号焊盘。 接口电路激活所选择的焊盘之间的连接,所述焊盘对应于在多个内部接口焊盘之间被结合到信号焊盘的焊盘和外部接口焊盘,并且去激活未选择的焊盘之间的连接,焊盘对应于焊盘 未被接合到多个内部接口焊盘中的信号焊盘和外部接口焊盘。

    집적 회로 및 집적 회로를 포함하는 스토리지 장치
    7.
    发明公开
    집적 회로 및 집적 회로를 포함하는 스토리지 장치 审中-实审
    集成电路和存储设备,包括集成电路

    公开(公告)号:KR1020160090950A

    公开(公告)日:2016-08-02

    申请号:KR1020150010609

    申请日:2015-01-22

    Abstract: 본발명은집적회로에관한것이다. 본발명의집적회로는, 제1 및제2 패드들, 제1 패드와연결되는제1 수신회로및 제1 구동회로, 제2 패드와연결되는제2 수신회로및 제2 구동회로, 그리고제1 수신회로와전기적으로연결되는제1 입력, 제1 구동회로와전기적으로연결되는제1 출력, 제2 구동회로와전기적으로연결되는제2 출력, 그리고제2 수신회로와전기적으로연결되는제2 입력을포함하는루프백회로로구성된다. 정상모드시에, 루프백회로는제1 입력과제2 출력을전기적으로연결하고그리고제2 입력과제1 출력을전기적으로연결한다. 테스트모드시에, 루프백회로는제1 입력과제1 출력을전기적으로연결한다.

    Abstract translation: 本发明涉及一种支持改进测试方法的集成电路。 根据本发明,集成电路包括:第一和第二焊盘; 第一接收电路和连接到第一焊盘的第一驱动电路; 第二接收电路和连接到第二焊盘的第二驱动电路; 以及环回电路,包括电连接到第一接收电路的第一输入端,电连接到第一驱动电路的第一输出端,​​电连接到第二驱动电路的第二输出端和与第二接收电路电连接的第二输入端。 环回电路电连接第一输入和第二输出,并以正常模式电连接第一输出和第二输入。 回路电路在测试模式下电连接第一输入和第一输出。

Patent Agency Ranking