반도체 제조 장비의 로드락 챔버
    1.
    发明公开
    반도체 제조 장비의 로드락 챔버 无效
    半导体制造装置的负载锁定室

    公开(公告)号:KR1020060114574A

    公开(公告)日:2006-11-07

    申请号:KR1020050036758

    申请日:2005-05-02

    Inventor: 나민재

    CPC classification number: H01L21/67201 H01L21/67242 H01L21/67739

    Abstract: A load lock chamber of a semiconductor manufacturing apparatus is provided to enhance a manufacturing yield of semiconductor devices by suppressing a vortex due to a pressure difference between an inner and an outer portion of the load lock chamber. A load lock chamber of a semiconductor manufacturing apparatus temporarily stores wafers before and after manipulation processes. A first pressure gauge(126) measures an inner pressure of the load lock chamber. A second pressure gauge(128) measures an outer pressure of the load lock chamber. A controller(134) compares the pressures from the first and the second pressure gauge and transfers the wafer from the inner portion to the outer portion of the load lock chamber, when a pressure difference between the inner and the outer pressure of the load lock chamber is within a predetermined range.

    Abstract translation: 提供半导体制造装置的负载锁定室,以通过抑制由于负载锁定室的内部和外部之间的压力差引起的涡流来提高半导体器件的制造成品率。 半导体制造装置的负载锁定室在操作处理之前和之后临时存储晶片。 第一压力计(126)测量负载锁定室的内部压力。 第二压力表(128)测量负载锁定室的外部压力。 控制器(134)比较来自第一和第二压力计的压力,并且当负载锁定室的内部和外部压力之间的压力差时,将晶片从内部部分传递到负载锁定室的外部部分 在预定范围内。

    온-라인 트랙-인/아웃 시스템의 설비 제어 서버 인터락 방법
    3.
    发明公开
    온-라인 트랙-인/아웃 시스템의 설비 제어 서버 인터락 방법 无效
    在线跟踪/输出系统的设备控制服务器的互锁方法

    公开(公告)号:KR1020050103404A

    公开(公告)日:2005-10-31

    申请号:KR1020040028679

    申请日:2004-04-26

    Inventor: 나민재

    CPC classification number: Y02P90/30 G06Q50/04 G05B19/418 G06Q50/10

    Abstract: 본 발명은 다수 개의 공정 설비들이 연결되어 온-라인 방식으로 반도체 제품의 공정 진행이 이루어지는 온-라인 트랙-인/아웃(On-Line Track-In/Out) 시스템의 설비 제어 서버 인터락(Interlock) 방법으로서, 소정의 시간동안 공정이 이루어지지 않는 아이들(Idle) 단계를 거친 후 임의의 공정이 진행되는 임의의 공정 설비에 대한 데이터를 불러들이는 제 1 단계와, 임의의 공정 설비와 아이들 단계 사이의 관련여부가 체크되는 제 2 단계와, 임의의 공정 설비의 아이들 단계 진행 시간과 임의의 공정 설비의 아이들 단계에서의 임계 시간이 비교되는 제 3 단계, 및 임의의 공정 설비의 아이들 단계 진행 시간이 임계 시간을 초과할 경우 호스트 서버가 설비 제어 서버에 인터락 신호를 보내는 제 4 단계를 포함하는 것을 특징으로 하여, 소정의 시간동안 아이들 단계에 � �임으로 인해 점검이 필요한 공정 설비들이 점검없이 공정이 진행됨으로써 발생되는 제품 불량율을 낮추고, 공정 설비가 공정진행 중 에러 발생으로 인해 공정 시간이 지연되는 것을 막는다.

    플라즈마 세정 설비를 갖는 반도체 제조 시스템에서의트랙 인 방지방법
    4.
    发明公开
    플라즈마 세정 설비를 갖는 반도체 제조 시스템에서의트랙 인 방지방법 无效
    在具有等离子清洁剂的半导体加工设备中预防跟踪的方法

    公开(公告)号:KR1020050073840A

    公开(公告)日:2005-07-18

    申请号:KR1020040001940

    申请日:2004-01-12

    Inventor: 나민재

    CPC classification number: H01L21/67017 H01L22/26

    Abstract: 플라즈마 세정 미설정 에러로 인한 파티클 발생 문제와 트랙 인 문제를 사전에 예방할 수 있는 트랙 인 방지방법에 개시된다. 플라즈마 세정 설비를 갖는 반도체 제조 시스템에서의 트랙 인 방지방법은, 트랙 인 진입 명령에 응답하여 플라즈마 레서피 설정에 관한 정보와 설비정보를 리드하고, 플라즈마 설정 레서피인 경우에 플라즈마 설정설비인가를 체크하는 단계와; 플라즈마 설정설비인 경우에 플라즈마 세정 시퀀스 파라메터가 제로인가를 체크하는 단계와; 상기 플라즈마 세정 시퀀스 파라메터가 제로인 경우에 트랙 인의 수행을 방지하고 트랙 인 방지신호를 생성하는 단계를 구비한다. 상기한 방법에 따르면, 플라즈마 세정 미설정 에러로 인한 파티클 발생이 사전에 예방됨에 의해 공정에러의 최소화 및 수율향상의 효과가 얻어진다.

    웨이퍼 이송용 로봇의 브레이드
    5.
    发明公开
    웨이퍼 이송용 로봇의 브레이드 无效
    WAFER TRANS机器人刀片

    公开(公告)号:KR1020070007446A

    公开(公告)日:2007-01-16

    申请号:KR1020050062073

    申请日:2005-07-11

    Inventor: 나민재

    CPC classification number: H01L21/67742 B25J11/0095 H01L21/68707 Y10S414/141

    Abstract: A blade of a wafer transfer robot is provided to prevent contamination on a back side of a wafer due to byproducts generated in etching by forming a hole at a blade surface for use in mounting of the wafer. A blade is comprised of an inclined surface(18), a wafer mounting surface(20), and a hole(22). The inclined surface allows a wafer to be slid when the wafer is loaded. The wafer mounting surface is formed by extending an end of the inclined surface to receive the wafer. The hole is formed at an inner space of the wafer mounting surface to have an opened space for preventing byproducts being remained on a back side of the wafer during an etching process. Thus, contamination on the back side of the wafer is prevented.

    Abstract translation: 提供晶片传送机器人的刀片,以防止由于在刀片表面形成用于安装晶片的孔而在蚀刻时产生的副产物在晶片背面的污染。 刀片由倾斜表面(18),晶片安装表面(20)和孔(22)组成。 倾斜表面允许晶片在加载晶片时滑动。 晶片安装表面通过延伸倾斜表面的端部以接收晶片而形成。 该孔形成在晶片安装表面的内部空间处以具有用于防止在蚀刻工艺期间残留在晶片背面的副产物的开放空间。 因此,防止晶片背面的污染。

    화학기상증착설비
    6.
    发明公开
    화학기상증착설비 无效
    化学气相沉积设备

    公开(公告)号:KR1020070002277A

    公开(公告)日:2007-01-05

    申请号:KR1020050057714

    申请日:2005-06-30

    Inventor: 나민재

    Abstract: A chemical vapor deposition equipment capable of improving or maximizing productivity by preventing a large amount of a deposition material from being locally generated on a baffle plate, reducing time required in a process of cleaning the baffle plate, and increasing life of the baffle plate is provided. An equipment for chemical vapor deposition comprises: a reaction chamber for providing a predetermined sealed space to form a thin film on a wafer using reaction gas; a reaction gas supply part for supplying the reaction gas into the reaction chamber; a vacuum pump formed at one side of the reaction chamber to exhaust the reaction gas supplied from the reaction gas supply part; and a baffle plate(120) which has a plurality of pores such that the reaction gas passes through the pores to prevent the reaction gas exhausted to the vacuum pump from forming a vortex flow, which is installed in front of the vacuum pump, and of which a portion(a) adjacent to the wafer installed within the reaction chamber is creased more densely than a portion(b) of the baffle plate spaced from the wafer so as to buffer a flow of reaction gas of which a large amount flows in a part adjacent to the wafer.

    Abstract translation: 提供一种能够通过防止在挡板上局部产生大量沉积材料来提高或最大化生产率的化学气相沉积设备,减少了在清洗挡板的过程中所需的时间以及增加了挡板的使用寿命。 。 用于化学气相沉积的设备包括:反应室,用于提供预定的密封空间,以在反应气体的晶片上形成薄膜; 用于将反应气体供给到反应室中的反应气体供给部; 形成在所述反应室的一侧的真空泵,以排出从所述反应气体供应部供应的反应气体; 和具有多个孔的挡板(120),使得反应气体通过孔,以防止排出到真空泵的反应气体形成安装在真空泵前面的涡流,以及 与安装在反应室内的晶片相邻的部分(a)比与晶片间隔开的挡板的部分(b)更密集地折叠,以便缓冲其中大量流过的反应气体流 与晶片相邻的部分。

    건식 식각 장비의 웨이퍼 서셉터
    7.
    发明公开
    건식 식각 장비의 웨이퍼 서셉터 无效
    干。。。。。

    公开(公告)号:KR1020030028898A

    公开(公告)日:2003-04-11

    申请号:KR1020010061189

    申请日:2001-10-04

    Abstract: PURPOSE: A wafer susceptor of dry etcher is provided to decrease the damage of a ring assembly caused by an etching process and the frequency of its replacement. CONSTITUTION: The body of an electrostatic chuck(11) consists of a table part, where a wafer lies and its neighboring part, where pin holes(12) is formed to fix it. An insulating ring(13) encloses the sidewall of the chuck body, surrounded by a base ring(15). A focus ring(27) encircles the electrostatic chuck, facing the sidewall of the table part. The focus ring is made up of anti-etching material. A leg of a right-triangular cover ring(29) faces the base ring and another leg of it faces a portion of the insulating ring and the sidewall of the focus ring.

    Abstract translation: 目的:提供干蚀刻机的晶片基座,以减少由蚀刻工艺引起的环组件的损坏及其更换频率。 构成:静电卡盘(11)的主体包括一个桌面部分,晶片位于其上并与其相邻的部分形成销孔(12)以固定它。 绝缘环(13)包围卡盘主体的侧壁,被基座环(15)包围。 聚焦环(27)围绕静电卡盘,面向台面部分的侧壁。 聚焦环由防蚀刻材料组成。 右三角形盖环(29)的腿部面向基座环,并且其另一支腿面对绝缘环的一部分和聚焦环的侧壁。

    플라즈마를 이용한 반도체 제조설비 및 그 설비의 플라즈마크린 설정에러 방지방법
    8.
    发明公开
    플라즈마를 이용한 반도체 제조설비 및 그 설비의 플라즈마크린 설정에러 방지방법 无效
    使用等离子体的半导体生产装置和用于防止其装置中等离子体清洁的设定错误的方法

    公开(公告)号:KR1020080097517A

    公开(公告)日:2008-11-06

    申请号:KR1020070042455

    申请日:2007-05-02

    Inventor: 나민재

    Abstract: A method for preventing setting error of plasma clean in device is provided to prevent the particle generation due to the plasma clean non-establishment error. Semiconductor manufacturing facilities using the plasma starts the target process by receiving the processing condition for performing each process(101). The operator interface server checks the usage of the monitor wafer. The host computer receives the command for starting each process from the operator interface server, controls process equipments, collects data generated from the process equipment among the manufacturing process in real time, provides to the operator interface server, and displays the fail state for the plasma clean aesthetic. A plurality of process equipments performs a manufacturing process of semiconductor according to the control command of the host computer.

    Abstract translation: 提供了一种用于防止装置中的等离子体清洁的设定误差的方法,以防止由于等离子体清洁而造成的颗粒不成立的误差。 使用等离子体的半导体制造设备通过接收用于执行每个处理的处理条件来开始目标处理(101)。 操作员界面服务器检查显示器晶圆的使用情况。 主机从操作员界面服务器接收启动每个进程的命令,控制过程设备,在制造过程中实时收集从过程设备生成的数据,提供给操作员界面服务器,并显示等离子体的故障状态 干净的审美。 多个处理设备根据主计算机的控制命令执行半导体的制造过程。

    반도체 제조설비의 제어 방법
    9.
    发明公开
    반도체 제조설비의 제어 방법 无效
    控制半导体制造设备的方法

    公开(公告)号:KR1020060077561A

    公开(公告)日:2006-07-05

    申请号:KR1020040116461

    申请日:2004-12-30

    Inventor: 나민재

    CPC classification number: H01L21/02 G05B19/4183 G05B19/4184

    Abstract: 본 발명은 생산 수율을 증대 또는 극대화할 수 있는 반도체 제조설비의 제어방법에 대하여 개시한다. 그의 제어방법은, 반도체 제조설비를 제어하는 설비 컴퓨터에서 상기 반도체 제조설비의 각종 상태를 점검하여 상기 반도체 제조설비의 상태에 따른 다수의 상태 값을 획득하는 단계; 상기 설비 컴퓨터에서 호스트 컴퓨터에 상기 상태 값을 갖는 데이터를 입력하고, 데이터 베이스에서 상기 반도체 제조설비의 가동 범위에 따른 다수의 조건 값을 갖는 데이터를 상기 호스트 컴퓨터에 입력하는 단계; 및 상기 호스트 컴퓨터에서 상기 상태 값과 상기 조건 값을 비교하여 적어도 하나 이상의 상기 상태 값이 다수의 상기 조건 값내에 존재하지 않을 경우, 상기 호스트 컴퓨터는 상기 반도체 제조설비에 인터락 제어 신호를 출력하는 단계를 포함함에 의해, 상기 반도체 제조설비의 상태가 불량일 경우 해당 롯의 반도체 제조공정이 수행되지 못하도록 할 수 있기 때문에 생산 수율을 향상시킬 수 있다.

    식각 설비, 호스트 컴퓨터, 인터락(interlock), 서버(server)

    반도체 식각장치의 쉴드 링
    10.
    发明公开
    반도체 식각장치의 쉴드 링 无效
    半导体器件的屏蔽环增加屏蔽寿命的延长

    公开(公告)号:KR1020040096129A

    公开(公告)日:2004-11-16

    申请号:KR1020030028966

    申请日:2003-05-07

    Inventor: 나민재

    Abstract: PURPOSE: A shield ring of a semiconductor etch apparatus is provided to lengthen the lifetime of the shield ring and improve the processing efficiency by extending the thickness of the body part of the shield ring. CONSTITUTION: A shield ring(5) of a semiconductor etch apparatus is used for protecting an outer circumference and a lateral surface of a bottom surface of an upper electrode in an inside of a chamber. The shield ring includes a body part(5a) for covering the bottom surface of the upper electrode. The thickness of the body part for covering the bottom surface of the upper electrode is about 6 to 7mm. An etch-stop layer is formed on an exposed part of the body part.

    Abstract translation: 目的:提供半导体蚀刻装置的屏蔽环,以延长屏蔽环的寿命,并通过延长屏蔽环的主体部分的厚度来提高加工效率。 构成:半导体蚀刻装置的屏蔽环(5)用于保护室内的上电极底面的外周和侧表面。 屏蔽环包括用于覆盖上电极的底表面的主体部分(5a)。 用于覆盖上电极底表面的主体部分的厚度为约6至7mm。 在身体部位的暴露部分上形成蚀刻停止层。

Patent Agency Ranking