公开(公告)号：KR101528806B1

公开(公告)日：2015-06-15

申请号：KR1020140039277

申请日：2014-04-02

Applicant: 서울대학교산학협력단

Inventor： 박병국 ,  서주연 ,  김필종 ,  손선익

IPC: H01L27/115

CPC classification number: H01L27/11521

Abstract: 본발명은비트라인이단위빌딩의각 액티브층에전기적으로연결되는 3차원채널적층형낸드플래시메모리어레이에있어서, 비트라인사이의수직방향커패시턴스성분차이를줄이기위한비트라인연결구조를제공한다.

Abstract translation: 本发明涉及一种用于减少位线之间的电容差的3D通道堆叠NAND闪存阵列。 在其中位线电连接到单元建筑物的每个有源层的3D通道堆叠的NAND闪存阵列中，本发明提供了一种位线连接结构，用于减少位线之间的垂直电容成分的差异。

公开(公告)号：KR101263313B1

公开(公告)日：2013-05-15

申请号：KR1020110106525

申请日：2011-10-18

Applicant: 서울대학교산학협력단

Inventor： 박병국 ,  김윤 ,  서주연

IPC: H01L27/115 ,  H01L21/8247

Abstract: 본발명은낸드플래시메모리어레이및 그제조방법에관한것으로, 더욱상세하게는수직으로적층된복수개의스트링선택라인들을구비함으로써, 각층을기존낸드동작방식으로구동할수 있어주변회로와의호환성을높일수 있게되었고, 층선택을위한추가면적을최소화시킬수 있게된 효과가있으며, 반도체기판으로부터적층매개층을이용한에피텍시로성장시킨단결정반도체층으로액티브라인을형성하고, 수평및 수직이격거리를공정상얼마든지조절가능하므로, 용이하게수직으로적층된스트링선택라인들을형성할수 있는효과도있다.

公开(公告)号：KR1020130042302A

公开(公告)日：2013-04-26

申请号：KR1020110106525

申请日：2011-10-18

Applicant: 서울대학교산학협력단

Inventor： 박병국 ,  김윤 ,  서주연

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/0688 ,  H01L27/0207 ,  H01L27/10882 ,  H01L27/2436 ,  H01L27/2463

Abstract: PURPOSE: A NAND flash memory array having a star structure with a vertically stacked SSL, and a fabrication method thereof are provided to improve the compatibility for a peripheral circuit by using a NAND operation method. CONSTITUTION: Active lines(100) have a predetermined length toward a first direction. The active lines are separated from each other toward a second and a third direction. Word lines(WLs,200) are separated from each other toward the first direction. An insulating layer includes a charge storage layer. A ground selection line(400) is formed between insulating layers.

Abstract translation: 目的：提供具有垂直堆叠SSL的星型结构的NAND闪存阵列及其制造方法，以通过使用NAND操作方法来提高外围电路的兼容性。 构成：主动线（100）朝向第一方向具有预定长度。 有源线相对于第二和第三方向彼此分离。 字线（WL，200）朝向第一方向彼此分离。 绝缘层包括电荷存储层。 在绝缘层之间形成接地选择线（400）。