公开(公告)号：KR100971587B1

公开(公告)日：2010-07-20

申请号：KR1020080018410

申请日：2008-02-28

Applicant: 전북대학교산학협력단

Inventor： 임연호 ,  라현욱 ,  최광성

IPC: B82B3/00 ,  H01L21/027

Abstract: 본 발명은 수율이 높은 웨이퍼 단위의 정렬된 나노와이어를 제조 할 수 있고, 나노와이어의 크기를 나노미터 수준에서 조절할 수 있어 나노와이어 소자의 고집적화 및 대량생산화 할 수 있는 나노와이어 및 그 응용 소자들의 제조방법에 관한 것이다. 상세하게는 기판 상에 절연층을 증착하는 단계, 상기 절연층상에 식각 방지층을 증착하는 단계, 상기 식각 방지층 상에 희생층을 증착하는 단계, 상기 희생층을 일정폭 식각하여 나노와이어의 형성을 위한 패턴들을 만드는 단계, 상기 희생층 상에 원자층 증착법 (Atomic layer deposition) 을 이용하여 반도체 박막 또는 금속 박막을 증착하는 단계, 상기 박막을 선택적으로 제거하는 단계 및 잔존하는 상기 희생층을 제거하여 나노와이어를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 정렬된 나노와이어 및 그 응용 소자 제조방법에 관한 것이다.
나노와이어, 대량생산, 나노와이어 소자, 나노와이어 센서

公开(公告)号：KR1020090093081A

公开(公告)日：2009-09-02

申请号：KR1020080018410

申请日：2008-02-28

Applicant: 전북대학교산학협력단

Inventor： 임연호 ,  라현욱 ,  최광성

IPC: B82B3/00 ,  H01L21/027

CPC classification number: B82B3/0095 ,  B82Y40/00

Abstract: A method for manufacturing aligned nanowire is provided to control the size of nanowire on the nanometer level easily and conveniently, thereby realizing mass production or high integration of application elements of the nanowire. A method for manufacturing aligned nanowire comprises the following steps of: depositing an insulating layer(2) on a substrate(1); depositing an etch preventive layer(3) on the insulating layer; depositing a sacrificial layer(4) on the etch preventive layer; partially etching the sacrificial layer in order to form a pattern for the formation of nanowire; depositing a semiconductor thin film or a metal thin film(5) on the sacrificial layer and the etch preventive layer which is exposed by the partial etching such that a horizontal and vertical layer of the semiconductor thin film or the metal thin film have uniform thickness; removing the horizontal layer; and removing the remaining sacrificial layer so as to form a semiconductor nanowire.

Abstract translation: 提供一种制造对准的纳米线的方法，可以方便地在纳米级上控制纳米线的尺寸，从而实现纳米线的应用元件的批量生产或高度集成。 制造对准的纳米线的方法包括以下步骤：在衬底（1）上沉积绝缘层（2）; 在所述绝缘层上沉积防蚀层（3）; 在所述防蚀层上沉积牺牲层（4）; 部分蚀刻牺牲层以形成用于形成纳米线的图案; 在半导体薄膜或金属薄膜的水平和垂直层具有均匀的厚度的情况下，通过部分蚀刻而在牺牲层和防蚀层上沉积半导体薄膜或金属薄膜（5）; 去除水平层; 并去除剩余的牺牲层以形成半导体纳米线。