公开(公告)号：WO2013157693A1

公开(公告)日：2013-10-24

申请号：PCT/KR2012/004444

申请日：2012-06-05

Applicant: 조선대학교산학협력단 ,  이정아 ,  하산베이그

Inventor： 이정아 ,  하산베이그

IPC: H03K19/173 ,  G06F11/07

CPC classification number: H03K19/00315

Abstract: 본 발명은 연산 유닛 및 자가치유형 오류 허용 FPGA 구조에 관한 것으로, 제1 함수 및 제2 함수를 입력받아 미리 저장된 에러검출코드와 생성된 에러검출코드 신호를 비교하여 내부의 일시오류 또는 영구오류를 검출하는 연산 유닛 및 이를 포함하는 FPAG를 제공할 수 있다. 본 발명의 연산 유닛 및 자가치유형 오류 허용 FPGA 구조는 스템셀 및 연산 유닛에 포함된 룩업테이블의 재구성이 가능하고, 연산셀에 일시적 오류 또는 영구적 오류가 발생하여도 정상적인 출력신호를 출력하여, 해당 연산셀 및 연산타일이 정상적으로 동작할 수 있다.

Abstract translation: 本发明涉及一种计算单元和一种自愈式容错FPGA结构，更具体地说，涉及一种计算单元和包含该结构的计算单元和FPGA，可以通过输入第一个 功能和第二功能，并将预先存储的错误检测码与产生的错误检测码信号进行比较。 本发明的计算单元和自修复，容错的FPGA结构可以重新配置包括在计算单元中的干细胞和查找表，并且即使在生成了临时错误或永久性错误时，也可以输出正常的输出信号 计算单元，使得对应的计算单元和计算瓦片可以正常地操作。

公开(公告)号：KR101279999B1

公开(公告)日：2013-07-05

申请号：KR1020120041033

申请日：2012-04-19

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  하산베이그

IPC: G06F11/07 ,  G06F11/10 ,  H03K19/173

Abstract: PURPOSE: An ecology imitation type calculation unit capable of error permission and a field programmable gate array including the same are provided to output a normal output signal when a temporal error or a permanent error is generated in a calculation cell, thereby normally operating the calculation cell and a calculation tile. CONSTITUTION: A self-test unit (500) receives a first function signal, a first error detection code, a second function signal, and a second error detection code from a first function/error detection code storage unit (100) and a second function/error detection storage unit (200). The self-test unit outputs a first error signal and a second error signal by determining errors of a first function and a second function. A function router/permanent error display unit (600) outputs a function routing signal or a permanent error flag signal by calculating the first function signal, the second function signal, the first error signal, the second error signal, and a stem function which is inputted from a stem cell. A router unit (700) routes the permanent error flag signal. [Reference numerals] (100) First function/error detection code storage unit; (200) Second function/error detection code storage unit; (300) First storage unit; (400) Second storage unit; (500) Self-test unit; (600) Function router/permanent error display unit; (700) Router unit; (800) Switch box

Abstract translation: 目的：提供能够进行错误许可的生态仿造类型计算单元和包括该仿真门阵列的现场可编程门阵列，以便在计算单元中产生时间误差或永久误差时输出正常输出信号，从而正常地操作计算单元 和计算瓦片。 构成：自检单元（500）从第一功能/错误检测码存储单元（100）和第二功能接收第一功能信号，第一错误检测码，第二功能信号和第二错误检测码 /错误检测存储单元（200）。 自检单元通过确定第一功能和第二功能的误差来输出第一误差信号和第二误差信号。 功能路由器/永久性错误显示单元（600）通过计算第一功能信号，第二功能信号，第一误差信号，第二误差信号和干函数来输出功能路由信号或永久错误标志信号 从干细胞输入。 路由器单元（700）路由永久错误标志信号。 （附图标记）（100）第一功能/错误检测码存储单元; （200）第二功能/错误检测码存储单元; （300）第一存储单元; （400）第二储存单元; （500）自检单元; （600）功能路由器/永久错误显示单元; （700）路由器单元; （800）开关盒

公开(公告)号：KR101400809B1

公开(公告)日：2014-05-29

申请号：KR1020120059143

申请日：2012-06-01

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  하산베이그

IPC: H03K19/173 ,  G06F11/07

Abstract: 본 발명은 오류허용이 가능하며, 스템셀을 통해 부분 재구성이 가능한 자가 치유 생체 모사형 오류허용 FPGA에 관한 것이다. 본 발명에 따른 FPGA는 제1 함수 및 제2 함수를 입력받아 미리 저장된 에러검출코드와 생성된 에러검출코드 신호를 비교하여 내부의 일시오류 또는 영구오류를 검출하는 복수의 연산 유닛, 연산 유닛과 연결되며, 연산 유닛에 영구오류가 발생할 경우 영구오류가 발생된 연산 유닛의 기능을 대체하며, 부분적으로 재구성이 가능한 적어도 하나의 스템셀, 각각의 스템셀과 복수의 연산 유닛이 일렬로 연결되어 배치되는 연산블록, 복수의 연산블록이 가로방향 또는 세로방향으로 배열되는 복수의 연산타일 및 복수의 연산타일 중 적어도 2개 이상의 연산타일에서 영구오류가 발생되면 영구오류가 검출된 연산타일의 우선순위를 설정하여 우선순위별로 영구오류가 치유되도록 제어하는 오류허용코어를 포함할 수 있다.

公开(公告)号：KR1020130118708A

公开(公告)日：2013-10-30

申请号：KR1020120059143

申请日：2012-06-01

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  하산베이그

IPC: H03K19/173 ,  G06F11/07

Abstract: PURPOSE: A fault-tolerant field programmable gate array (FPGA) of a self-healing bio-simulation type is provided to normally operate a corresponding computation cell and a corresponding computation tile by outputting a normal output signal even when a temporary error or a permanent error occurs in the computation cell. CONSTITUTION: A plurality of computation units receives first and second functions and compares a stored error correction code and a generated error detection code signal to detect an internal temporary or permanence error. At least one stem cell (20) is connected to the computation unit, replaces the function of a computation unit in which a permanence error occurs, and is partially restructured. A computation block (50) connects each stem cell and the plurality of computation units in a row. A plurality of computation tiles comprises the plurality of computation blocks which is arranged in a horizontal or vertical direction. When a permanent error occurs in at least two computation tiles of the computation tiles, a fault-tolerant core controls sets up the priority of the computation tiles from which the permanent error is detected to control the healing of the permanent error according to the priority.

Abstract translation: 目的：提供自修复生物模拟类型的容错现场可编程门阵列（FPGA），以便即使在临时错误或永久性的时候也输出正常的输出信号来正常操作相应的计算单元和相应的计算块 在计算单元中出现错误。 构成：多个计算单元接收第一和第二功能，并比较存储的纠错码和产生的错误检测码信号，以检测内部临时或永久性错误。 至少一个干细胞（20）连接到计算单元，代替发生持久性错误并被部分重构的计算单元的功能。 计算块（50）连接每个干细胞和多个计算单元。 多个计算瓦片包括沿水平或垂直方向布置的多个计算块。 当在计算瓦片的至少两个计算瓦片中发生永久性错误时，容错核心控制器设置检测到永久错误的计算瓦片的优先级，以根据优先级控制永久错误的愈合。