-
1.发明专利
公开(公告)号：KR102232698B1
公开(公告)日：2021-03-26
申请号：KR1020190156008A
申请日：2019-11-28
Applicant: 조선대학교산학협력단
CPC classification number: G06Q50/06 , G06N3/08 , G06T7/32 , G06T7/90 , G06T2207/10032 , G06T2207/20084
Abstract: 컨볼루션 신경망을 이용한 건물 에너지 분석 방법은 대상 건물의 에너지 소비에 관한 제1 특성 요인 및 에너지 생산에 관한 제2 특성 요인을 에너지 소비 특성 이미지 및 에너지 생산 특성 이미지로 변환시키고, 에너지 소비 특성 이미지 및 에너지 생산 특성 이미지를 컨볼루션 레이어로 전송하며, 컨볼루션 레이어에서 에너지 소비 특성 이미지 및 에너지 생산 특성 이미지에 필터를 적용하여 제1 중간 특징 맵 및 제2 중간 특징 맵을 생성하고, 제1 중간 특징 맵 및 제2 중간 특징 맵에 활성 함수를 적용하여 제1 활성 맵 및 제2 활성 맵을 생성하며, 제1 활성 맵 및 제2 활성 맵을 풀링 레이어로 전송하고, 풀링 레이어에서 제1 활성 맵의 크기 및 제2 활성 맵의 크기를 조정하여 제1 조정된 활성 맵 및 제2 조정된 활성 맵을 생성하며, 제1 조정된 활성 맵 및 제2 조정된 활성 맵을 완전 연결 레이어로 전송하고, 완전 연결 레이어에서 제1 조정된 활성 맵 및 제2 조정된 활성 맵을 분류하여 대상 건물의 에너지 소비 유형을 및 에너지 생산 유형을 결정한다.
-
2.发明申请확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 프로그래머블 연산 유닛 审中-公开扩展类型的错误检测代码错误检测装置和自检可编程计算单元，包括错误检测装置
公开(公告)号：WO2013105709A1
公开(公告)日：2013-07-18
申请号：PCT/KR2012/005861
申请日：2012-07-23
Applicant: 조선대학교산학협력단 , 이정아 , 소마순다람나타르잔
CPC classification number: G06F11/10
Abstract: 본 발명은 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 프로그래머블 연산 유닛에 관한 것으로, 보다 구체적으로는 입력 데이터들에 대해 불 연산, 덧셈/뺄샘 연산, 시프트/로테이트 연산 또는 대소 비교 연산을 수행하여 출력 데이터를 출력하는 프로그래머블 연산 유닛의 단방향 연산오류를 최소한의 하드웨어 추가로 연속적으로 검출할 수 있고, 입력 데이터들 및 출력 데이터의 길이에 따라 오류검출코드의 길이를 유동적으로 확장할 수 있으며, 오류검출시간을 최소화할 수 있는 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 프로그래머블 연산 유닛에 관한 것이다.
Abstract translation: 本发明涉及一种基于扩展型错误检测码的错误检测装置和包括错误检测装置的自检可编程计算单元，更具体地说，涉及一种基于扩展类型错误检测码的错误 检测装置，其可以：以最小的附加硬件持续检测可编程计算单元的单向计算错误，所述可编程计算单元通过计算布尔代数，加法/减法，移位/旋转或对输入数据的大小进行比较来输出输出数据; 根据输入数据和输出数据的长度灵活地扩展一段错误检测码; 并且使错误检测时间最小化，以及包括错误检测装置的自检可编程运算单元。
-
公开(公告)号：WO2013157693A1
公开(公告)日：2013-10-24
申请号：PCT/KR2012/004444
申请日：2012-06-05
Applicant: 조선대학교산학협력단 , 이정아 , 하산베이그
IPC: H03K19/173 , G06F11/07
CPC classification number: H03K19/00315
Abstract: 본 발명은 연산 유닛 및 자가치유형 오류 허용 FPGA 구조에 관한 것으로, 제1 함수 및 제2 함수를 입력받아 미리 저장된 에러검출코드와 생성된 에러검출코드 신호를 비교하여 내부의 일시오류 또는 영구오류를 검출하는 연산 유닛 및 이를 포함하는 FPAG를 제공할 수 있다. 본 발명의 연산 유닛 및 자가치유형 오류 허용 FPGA 구조는 스템셀 및 연산 유닛에 포함된 룩업테이블의 재구성이 가능하고, 연산셀에 일시적 오류 또는 영구적 오류가 발생하여도 정상적인 출력신호를 출력하여, 해당 연산셀 및 연산타일이 정상적으로 동작할 수 있다.
Abstract translation: 本发明涉及一种计算单元和一种自愈式容错FPGA结构，更具体地说，涉及一种计算单元和包含该结构的计算单元和FPGA，可以通过输入第一个 功能和第二功能，并将预先存储的错误检测码与产生的错误检测码信号进行比较。 本发明的计算单元和自修复，容错的FPGA结构可以重新配置包括在计算单元中的干细胞和查找表，并且即使在生成了临时错误或永久性错误时，也可以输出正常的输出信号 计算单元，使得对应的计算单元和计算瓦片可以正常地操作。
-
4.发明申请확장형 오류검출코드 기반의 자가검사 연산처리장치를 위한 오류 검출 장치 및 그 오류 검출 장치를 포함하는 연산처리시스템 审中-公开用于根据可扩展错误检测码自动检查计算处理装置的错误检测装置和包含错误检测装置的计算处理系统
公开(公告)号：WO2013133462A1
公开(公告)日：2013-09-12
申请号：PCT/KR2012/001715
申请日：2012-03-09
Applicant: 조선대학교산학협력단 , 이정아 , 소마순다람나타르잔
CPC classification number: G06F11/10
Abstract: 본 발명은 확장형 오류검출코드 기반의 자가검사 연산처리장치를 위한 오류 검출 장치 및 그 오류 검출 장치를 포함하는 연산처리시스템에 관한 것으로, 보다 구체적으로는 확장형 오류검출코드에 기반하여 자가검사를 수행하는 자가검사 연산처리장치의 연산 또는 오류검출코드 생성의 오류를 최소한의 하드웨어 추가로 연속적으로 검출할 수 있고, 연산의 대상인 이진 입력 데이터와 연산의 결과인 이진 출력 데이터의 길이에 관계없이 오류검출신호의 값을 변화시킴으로써 유동적으로 확장할 수 있으며, 오류검출시간을 최소화할 수 있는 본 발명은 확장형 오류검출코드 기반의 자가검사 연산처리장치를 위한 오류 검출 장치 및 그 오류 검출 장치를 포함하는 연산처리시스템에 관한 것이다.
Abstract translation: 本发明涉及一种用于基于可伸缩检错码的自检计算处理装置的错误检测装置，以及包括错误检测装置的计算处理系统。 更具体地，本发明涉及一种用于基于可伸缩检错码的自检计算处理装置的错误检测装置，以及包括本发明的错误检测装置，装置和系统的计算处理系统，其能够 通过在计算中或在生成错误检测码中连续检测通过添加最少数量的硬件来执行基于可伸缩检错码的自检的自检计算处理装置的错误，该装置和 本发明的系统能够通过改变误差检测信号的值来缩放误差检测码，而不管作为计算对象的二进制输入数据的长度以及作为计算结果的二进制输出数据的长度 本发明的计算，装置和系统能够最小化时间量 需要检测错误。
-
公开(公告)号：KR101915059B1
公开(公告)日：2019-01-14
申请号：KR1020160135953
申请日：2016-10-19
Applicant: 조선대학교산학협력단
Inventor： 이정아 , 아리핀투바 , 하싼압두스사미 , 호세인무라디안사드로우디
IPC: G06F7/501
-
Patent Agency Ranking6.发明授权삼중 중복형 모듈러 장치를 위한 어림 회로의 설계 방법 및 그 방법으로 설계된 삼중 중복형 모듈러 장치 有权一种为三重冗余模块化设备设计近似电路的方法以及由该方法设计的三重冗余模块化设备
公开(公告)号：KR101807180B1
公开(公告)日：2017-12-08
申请号：KR1020160107927
申请日：2016-08-24
Applicant: 조선대학교산학협력단
Inventor： 이정아 , 아리핀투바 , 하싼압두스사미 , 호세인무라디안사드로우디
IPC: G06F17/50
CPC classification number: G06F17/5045
Abstract: 본발명은삼중중복형모듈러장치를위한어림회로의설계방법및 그방법으로설계된삼중중복형모듈러장치에관한것으로, 보다구체적으로는허용가능한에러율(acceptable error rate)에기반하여논리식의문자수(number of literals)를최대한간소화함으로써공간(area), 지연(delay) 및전력소비(power consumption) 등에성능향상을달성할수 있는삼중중복형모듈러장치를위한어림회로의설계방법및 그방법으로설계된삼중중복형모듈러장치에관한것이다.
Abstract translation: 本发明是一种三重冗余，用于模块化系统的设计方法的估计电路和涉及一种设计三重冗余模块化设备，更具体地euroneun可接受的误差率（在可接受的误差率）钻头，而字符的逻辑表达式的数量（文字数 三重冗余模块化设备设计用于三重冗余模块化设备，通过简化三重冗余模块化设备，可实现面积，延迟和功耗方面的改进性能 Lt。
-
公开(公告)号：KR101515040B1
公开(公告)日：2015-04-24
申请号：KR1020140004332
申请日：2014-01-14
Applicant: 조선대학교산학협력단
CPC classification number: H04N1/387 , H04N1/4446
Abstract: 본발명은스테고이미지생성방법에관한것으로, 보다구체적으로는원본이미지와압축이미지의차이인에러이미지로부터임베딩할비밀정보의크기및 위치에관한정보로이루어지는베이스메트릭스를계산하고, 계산된베이스메트릭스의원소값에따라비밀정보를모듈식으로임베딩하여스테고이미지를생성할수 있는스테고이미지생성방법에관한것이다.
Abstract translation: 本发明涉及一种用于创建隐写图像的方法，更具体地说，涉及一种隐写图像方法，其中从对应于原始图像和压缩图像之间的差异的误差图像，由基于表示嵌入秘密的数据组成的基本矩阵 计算数据大小和位置，并根据计算的基本度量的元素值，将秘密数据嵌入模块化类型以产生隐写图像。
-
公开(公告)号：KR1020150036904A
公开(公告)日：2015-04-08
申请号：KR1020130115905
申请日：2013-09-30
Applicant: 조선대학교산학협력단
IPC: A61B5/0478
CPC classification number: A61B5/0478 , A61B5/0476
Abstract: 본발명은능동형건식전극및 그전극모듈에관한것으로, 보다구체적으로는사람의두피에탄성을가지며밀착이가능하고, 접촉저항은작으면서도지정된면적의뇌파를검출할수 있으며, 별도의전도성겔 등을바르지않고뇌파측정이가능하여뇌-컴퓨터인터페이스에적합한비침습형능동형건식전극및 그전극모듈에관한것이다.
Abstract translation: 本发明涉及一种活性干电极及其电极模块，更具体地说，涉及一种适用于脑 - 计算机界面的无创活性干电极及其电极模块，能够测量脑电波而不分开放置 导电胶，检测具有小接触电阻的指定区域的脑波，并且紧密附着在具有弹性的人的头皮上。
-
9.发明授权대소 비교 연산 유닛을 위한 확장형 오류검출코드 기반의 오류 검출 장치 및 그 오류 검출 장치를 포함하는 자가검사 대소 비교 연산 유닛 有权用于比较单元的基于SEDC的错误检测装置和具有装置的自检单元
公开(公告)号：KR101297318B1
公开(公告)日：2013-08-16
申请号：KR1020120016622
申请日：2012-02-17
Applicant: 조선대학교산학협력단
Inventor： 이정아 , 소마순다람,나타르잔
IPC: H03M13/00
CPC classification number: H03M13/615 , H03M13/01 , H03M13/6502
Abstract: PURPOSE: A scalable error detection coding (SEDC)-based error detection apparatus for a compare unit and a self-checking compare unit including the same are provided to detect errors in comparison computations. CONSTITUTION: An error detection apparatus (100) comprises a comparison output generator (110), an input error detection code generator (120), and an error detector (130). The comparison output generator encodes results of comparison of binary input data from a compare unit into 2-bit comparison result data. An input error detection code generator receives binary input data, and generates input error detection codes that are error detection code depending on the comparison result of the binary input data. The error detector receives the comparison result data and generates 2-bit output error detection codes that are error detection codes for the comparison result data. The error detector outputs an error detection result by determining whether the output error detection codes are identical to the input error detection codes.
Abstract translation: 目的：提供一种用于比较单元和包括该比较单元的自检比较单元的可扩展错误检测编码（SEDC）错误检测装置，用于检测比较计算中的错误。 构成：误差检测装置（100）包括比较输出发生器（110），输入错误检测码发生器（120）和误差检测器（130）。 比较输出发生器将来自比较单元的二进制输入数据的比较结果编码为2比较结果数据。 输入错误检测码发生器接收二进制输入数据，根据二进制输入数据的比较结果生成作为错误检测码的输入错误检测码。 误差检测器接收比较结果数据，并生成作为比较结果数据的错误检测码的2位输出错误检测码。 错误检测器通过确定输出错误检测码是否与输入错误检测码相同来输出错误检测结果。
-
公开(公告)号：KR102232698B1
公开(公告)日：2021-03-26
申请号：KR1020190156008
申请日：2019-11-28
Applicant: 조선대학교산학협력단
Abstract: 컨볼루션신경망을이용한건물에너지분석방법은대상건물의에너지소비에관한제1 특성요인및 에너지생산에관한제2 특성요인을에너지소비특성이미지및 에너지생산특성이미지로변환시키고, 에너지소비특성이미지및 에너지생산특성이미지를컨볼루션레이어로전송하며, 컨볼루션레이어에서에너지소비특성이미지및 에너지생산특성이미지에필터를적용하여제1 중간특징맵 및제2 중간특징맵을생성하고, 제1 중간특징맵 및제2 중간특징맵에활성함수를적용하여제1 활성맵 및제2 활성맵을생성하며, 제1 활성맵 및제2 활성맵을풀링레이어로전송하고, 풀링레이어에서제1 활성맵의크기및 제2 활성맵의크기를조정하여제1 조정된활성맵 및제2 조정된활성맵을생성하며, 제1 조정된활성맵 및제2 조정된활성맵을완전연결레이어로전송하고, 완전연결레이어에서제1 조정된활성맵 및제2 조정된활성맵을분류하여대상건물의에너지소비유형을및 에너지생산유형을결정한다.
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.025 seconds)
