-
-
公开(公告)号：KR101683939B1
公开(公告)日：2016-12-07
申请号：KR1020120009873
申请日：2012-01-31
Applicant: 한국전자통신연구원
IPC: H03M13/11
Abstract: LDPC 디코딩장치가개시된다. LDPC 디코딩장치는서로병렬로연결된메모리블록으로부터체크노드업데이트를수행하기위한비트노드확률을동시에로딩하여로딩에수행되는시간을최소화한다. 또한 LDPC 디코딩장치는서로병렬로연결된비교유닛을이용하여비트노드확률을비교함으로서, 체크노드업데이트에소요되는시간을최소화할수 있다.
Abstract translation: 目的：提供LDPC码解码装置，通过使用并行连接的比较单元比较比特节点概率来最小化校验节点更新的所需时间。 构成：加载单元（210）从并联连接的多个存储块（221,222,223）并行地加载位节点概率。 比较单元通过比较加载的比特节点概率的绝对值来生成给定数量的最小值。 校验节点更新单元使用包括在第三最小向量中的元素来更新LDPC码的校验节点概率。 （附图标记）（210）装载单元; （230）比较单位; （240）检查节点更新单元
-
公开(公告)号：KR1020110064568A
公开(公告)日：2011-06-15
申请号：KR1020090121236
申请日：2009-12-08
Applicant: 한국전자통신연구원
IPC: G06F3/0346 , G06F3/03
CPC classification number: G06F3/0346
Abstract: PURPOSE: A 3D pointing device and method are provided to execute the function menu of a general monitor in a long distance. CONSTITUTION: An indicator(300) respectively transmits a plurality of different waves. The indicator directs any coordinates on a screen. A plurality of sensors(400) receives the electric wave. The sensor transmits an electric wave for response. A detector(200) grasps the directed coordinate by using the electric wave for response. A driving unit(100) executes a predetermined menu for the detected coordinate.
Abstract translation: 目的：提供三维定位设备和方法，以便长距离地执行通用监视器的功能菜单。 构成：指示器（300）分别发送多个不同的波。 指示器指示屏幕上的任何坐标。 多个传感器（400）接收电波。 传感器传输电波作为响应。 检测器（200）通过使用电波来响应定位坐标。 驱动单元（100）执行用于检测到的坐标的预定菜单。
-
公开(公告)号：KR1020170109741A
公开(公告)日：2017-10-10
申请号：KR1020160033541
申请日：2016-03-21
Applicant: 한국전자통신연구원
Inventor： 김민혁
IPC: H04L12/26 , H04L12/933
Abstract: 본발명은본 발명은 MMT(MPEG Media Translate)에서적용되는 TFRC(TCP Friendly Rate Control)에사용가능한적응형 AL-FEC(Application Layer ?? Forward Error Correction) 에대한것으로써채널모니터링부, 스위칭부, 1패킷소실부, LDGM부, TFRC부를포함하고, TFRC 프로토콜을이용하여혼잡에대해서전송속도를제어하는동시에브로드캐스팅전송하면서발생될수 있는데이터손실복구를위해 MMT프로토콜내의 AL-FEC로 LDGM(Low-Density Generator Matrix)을이용하여손실된패킷의복구를수행하는적응형 AL-FEC를기반으로하는패킷송수신장치및 그방법을제공하는데 그목적이있다.
Abstract translation: 本发明涉及可用于在MMT（运动图像专家组）中应用的TCP友好速率控制（TFRC）的自适应AL-FEC（应用层前向纠错），并且包括信道监视单元， 1丢包单元，LDGM单元和TFRC单元，并使用TFRC协议控制拥塞传输速率;另外，为了在广播传输期间可能发生的数据丢失恢复，LDGM（Low- 本发明针对一种用于基于自适应AL-FEC发送和接收分组的装置和方法，用于使用密度生成矩阵执行丢失分组的恢复。
-
公开(公告)号：KR1020150061253A
公开(公告)日：2015-06-04
申请号：KR1020130145123
申请日：2013-11-27
Applicant: 한국전자통신연구원
Inventor： 김민혁
IPC: H03M13/37
CPC classification number: H03M13/6502 , H03M13/2981 , H03M13/6561
Abstract: 본발명에따른터보디코더는, 부호화된노이즈가포함된복수의데이터블록에대한 MAP(Maximum A Posteriori) 복호를수행하는터보디코더에있어서, 상기복수의데이터블록에포함된제1 데이터블록에대한 MAP 복호를수행하는제1 MAP 복호기; 상기제1 데이터블록에대한 MAP 복호수행결과를인터리빙하는인터리버; 상기제1 데이터블록에포함된데이터와상기제1 데이터블록에대한인터리빙된데이터를근거로 MAP 복호를수행하는제2 MAP 복호기; 상기제1 데이터블록에대한상기제2 MAP 복호기의 MAP 복호수행결과를디인터리빙하는디인터리버; 및상기제1 MAP 복호기, 상기인터리버, 상기제2 MAP 복호기및 상기디인터리버사이에형성되는적어도하나의저장부;를포함한다.
Abstract translation: 根据本发明的turbo解码器，在对包括编码噪声的多个数据块执行MAP（最大后验）解码的turbo解码器中包括：对包括在第一数据块中的第一数据块执行MAP解码的第一MAP解码器 多个数据块; 交织器，其对所述第一数据块的MAP解码性能结果进行交织; 第二MAP解码器，其基于包括在第一数据块中的数据和第一数据块的交织数据执行MAP解码; 解交织器，其对所述第一数据块的所述第二MAP解码器的MAP解码性能结果进行解交织; 以及在第一MAP解码器，交织器，第二MAP解码器和解交织器之间形成的至少一个存储单元。
-
Patent Agency Ranking
公开(公告)号：KR1020130088559A
公开(公告)日：2013-08-08
申请号：KR1020120009873
申请日：2012-01-31
Applicant: 한국전자통신연구원
IPC: H03M13/11
CPC classification number: H03M13/1105
Abstract: PURPOSE: An LDPC code decoding device is provided to minimize required time for a check node update by comparing bit node probabilities using comparison units which are connected in parallel. CONSTITUTION: A loading unit (210) loads bit node probabilities in parallel from a plurality of memory blocks (221, 222, 223) which are connected in parallel. A comparison unit generates a given number of minimum values by comparing absolute values of the loaded bit node probabilities. A check node update unit updates the check node probabilities of LDPC codes using elements which are included in a third minimum vector. [Reference numerals] (210) Loading unit; (230) Comparing unit; (240) Check node updating unit
Abstract translation: 目的：提供LDPC码解码装置，通过使用并行连接的比较单元比较比特节点概率来最小化校验节点更新的所需时间。 构成：加载单元（210）从并联连接的多个存储块（221,222,223）并行地加载位节点概率。 比较单元通过比较加载的比特节点概率的绝对值来生成给定数量的最小值。 校验节点更新单元使用包括在第三最小向量中的元素来更新LDPC码的校验节点概率。 （附图标记）（210）装载单元; （230）比较单位; （240）检查节点更新单元
-
公开(公告)号：KR1020170105314A
公开(公告)日：2017-09-19
申请号：KR1020160028386
申请日：2016-03-09
Applicant: 한국전자통신연구원
CPC classification number: H03M13/1105 , H03M13/1111 , H03M13/1131 , H03M13/1165 , H03M13/118 , H03M13/6522
Abstract: 컴퓨팅디바이스에의해구현되는디코더에있어서, 상기컴퓨팅디바이스의프로세서에의해적어도일시적으로구현되는, 입력프레임에대하여체크노드연산및 비트노드연산을반복적으로수행하는연산부, 상기연산된비트노드의부호에기초하여다음체크노드연산에상기비트노드를입력할지 결정하는프로세서, 및상기결정된비트노드에기초한복호비트를출력하는출력부를포함하는디코더가제공될수 있다.
Abstract translation: 1。一种由计算设备实现的解码器，所述解码器包括：操作单元，所述操作单元至少暂时地由所述计算设备的处理器重复执行以用于输入帧的校验节点操作和位节点操作; 处理器，用于确定是否在下一个校验节点操作中输入比特节点，以及输出单元，用于基于确定的比特节点输出匹配滚刀。
-
8.发明公开
公开(公告)号：KR1020160116980A
公开(公告)日：2016-10-10
申请号：KR1020150045487
申请日：2015-03-31
Applicant: 한국전자통신연구원
Inventor： 김민혁
IPC: H03M13/11
Abstract: 본발명은 LDPC 복호기의 VSS 알고리즘에서사용되는 H 행렬을스케줄링하는장치및 방법이개시된다. 스케줄링방법은패리티검사행렬 H의열(column)들각각에서메모리주소가포함된행(row)을식별하는단계; 상기패리티검사행렬 H의행들중에서상기메모리주소와값이동일한메모리주소가포함되지않은행을검색하는단계; 및상기메모리주소가포함된행과상기메모리주소가포함되지않은행이이웃하도록상기패리티검사행렬 H를스케줄링하는단계를포함할수 있다.
-
公开(公告)号：KR1020150097048A
公开(公告)日：2015-08-26
申请号：KR1020140018121
申请日：2014-02-17
Applicant: 한국전자통신연구원
CPC classification number: H04L25/03 , H04L1/005 , H04L1/0057 , H04L1/0071 , H04L25/03318
Abstract: 본 발명은 FTN 기반 신호 수신 장치 및 그의 신호 복호화 방법에 관한 것으로, 본 발명에 따른 장치는, FTN(Fast to Nyquist)으로 샘플링된 신호가 통신 채널 상에서 수신된 경우, BCJR 알고리즘을 통해 상기 수신 신호에 대한 정보 비트의 사후 확률을 산출하고, 산출된 사후 확률을 이용하여 로그 우도비를 산출하는 등화기, 상기 등화기로부터 출력된 비트 데이터를 디인터리빙하는 디인터리버, 상기 로드 우도비를 이용하여 상기 디인터리버에 의해 디인터리빙된 데이터비트의 신호 간섭을 보상하여 복호화하는 복호기, 및 상기 복호기로부터 출력된 데이터를 인터리빙하여 상기 등화기로 제공하는 인터리버를 포함한다.
Abstract translation: 本发明涉及基于FTN的信号接收装置及其信号解码方法。 该装置包括：均衡器，当在通信信道上接收到通过快速到尼奎斯特（FTN）采样的信号时，通过BCJR算法使用相对于接收信号的信息比特的后验概率来计算对数似然比，并且通过使用 计算后验概率; 去交错从均衡器输出的位数据的解交织器; 解码器，通过使用对数似然比来补偿由解交织器去交织的比特数据的信号干扰来对数据比特进行解码; 以及交织器，其对从解码器输出的数据进行交织并将结果提供给均衡器。
-
公开(公告)号：KR1020140041071A
公开(公告)日：2014-04-04
申请号：KR1020120107982
申请日：2012-09-27
Applicant: 한국전자통신연구원
IPC: H03M13/11
CPC classification number: H03M13/13 , H03M13/1165 , H03M13/611 , H03M13/6561
Abstract: Provided is an apparatus and method for low-density parity-check (LDPC) encoding, which store M registers each including N bits, obtain N×M parity bits by performing a partial parallel operation an N×M number of times with respect to the M registers, and mutually invert subsequent N parity bits periodically, based on previous parity bits for each N^th parity bit of the N×M parity bits, respectively. [Reference numerals] (110) Storage unit; (120) Calculation unit; (130) Reversal unit
Abstract translation: 提供了一种用于低密度奇偶校验（LDPC）编码的装置和方法，其存储每个包括N个比特的M个寄存器，通过执行部分并行操作获得N×M个奇偶校验位，相对于 M寄存器，并且分别基于N×M个奇偶校验位的每个第N个奇偶校验位的先前奇偶校验位周期性地相互反转后续的N个奇偶校验位。 （附图标记）（110）存储单元; （120）计算单位; （130）反转单元
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.023 seconds)
