公开(公告)号：KR1020040040017A

公开(公告)日：2004-05-12

申请号：KR1020020068301

申请日：2002-11-05

Applicant: 한국항공우주연구원

Inventor： 김상원 ,  노웅래 ,  조현철 ,  박정주

IPC: G01C19/56

Abstract: PURPOSE: An IMU(Inertial Measurement Unit) for measuring redundancy of a sensor and detecting and isolating a failure by using a two-axis Gyro is provided to obtain an FDI(Failure Detection and Isolation) function by arranging three 2-DOF dynamically tuned Gyros to the particular direction. CONSTITUTION: An IMU for measuring redundancy of a sensor and detecting and isolating a failure by using a two-axis Gyro includes a first to a third acceleration sensor(11,12,13) and a first to a third 2-DOF dynamically tuned Gyro(21,22,23), and a sensor block(30). The sensor block(30) is used for fixing the first to the third acceleration sensors(11,12,13) and the first to the third 2-DOF dynamically tuned Gyros(21,22,23). Input sides of the first to the third 2-DOF dynamically tuned Gyros are symmetrically arranged to form a gradient of 45 degrees to a moving reference axis of a flying object in order to obtain 4 gyro inputs for each moving reference axis.

Abstract translation: 目的：提供用于测量传感器冗余度和通过使用双轴陀螺仪检测和隔离故障的IMU（惯性测量单元），通过安排三个2自由度动态调谐陀螺仪来获得FDI（故障检测和隔离）功能 到特定方向。 构成：用于测量传感器冗余并通过使用双轴陀螺仪来检测和隔离故障的IMU包括第一至第三加速度传感器（11,12,13）和第一至第三二自由度动态调谐陀螺仪 （21,22,23）和传感器块（30）。 传感器块（30）用于固定第一至第三加速度传感器（11,12,13）和第一至第三自由度动态调谐陀螺仪（21,22,23）。 第一至第三自由度动态调谐陀螺仪的输入侧被对称地布置成与飞行物体的运动参考轴成45度的梯度，以便为每个运动参考轴获得4个陀螺仪输入。

公开(公告)号：KR100393421B1

公开(公告)日：2003-08-02

申请号：KR1020010072875

申请日：2001-11-22

Applicant: 한국항공우주연구원

Inventor： 조현철 ,  노웅래 ,  박정주 ,  조광래

IPC: H03K23/40

Abstract: PURPOSE: A counter system of a synchronous AF converter is provided to eliminate an error due to a temperature drift difference of two oscillator by using an interrupt clock signal of CPU and a divided signal of an oscillator. CONSTITUTION: A clock generator(2) generates a clock required for each system by dividing oscillator, and a D flip-flop(3) synchronizes an output pulse signal(11) of an AF converter. A 16-bit increment counter(4) operates in response to a rising edge of an input pulse synchronized by the D flip-flop(3). A D flip-flop(8) synchronizes an output signal of an OR gate which receives the output pulse signal(11) and a CPU interrupt clock signal(9). A 16-bit D flip-flop(5) operates in response to a falling edge of an input clock synchronized by the D flip-flop(8). A 16-bit tri-state buffer(6) transfers an output of the flip-flop(5) to a CPU data line in response to a control signal of the CPU.

Abstract translation: 目的：提供一种同步AF转换器的计数器系统，通过使用CPU的中断时钟信号和振荡器的分频信号来消除由于两个振荡器的温度漂移差异引起的误差。 组成：时钟发生器（2）通过分频振荡器产生每个系统所需的时钟，D触发器（3）同步AF转换器的输出脉冲信号（11）。 响应于由D触发器（3）同步的输入脉冲的上升沿，16位增量计数器（4）操作。 D触发器（8）使接收输出脉冲信号（11）的或门的输出信号与CPU中断时钟信号（9）同步。 响应于由D触发器（8）同步的输入时钟的下降沿，16位D触发器（5）工作。 响应于CPU的控制信号，16位三态缓冲器（6）将触发器（5）的输出传送到CPU数据线。

公开(公告)号：KR1020030042214A

公开(公告)日：2003-05-28

申请号：KR1020010072875

申请日：2001-11-22

Applicant: 한국항공우주연구원

Inventor： 조현철 ,  노웅래 ,  박정주 ,  조광래

IPC: H03K23/40

CPC classification number: G06F1/04 ,  H03K23/40

Abstract: PURPOSE: A counter system of a synchronous AF converter is provided to eliminate an error due to a temperature drift difference of two oscillator by using an interrupt clock signal of CPU and a divided signal of an oscillator. CONSTITUTION: A clock generator(2) generates a clock required for each system by dividing oscillator, and a D flip-flop(3) synchronizes an output pulse signal(11) of an AF converter. A 16-bit increment counter(4) operates in response to a rising edge of an input pulse synchronized by the D flip-flop(3). A D flip-flop(8) synchronizes an output signal of an OR gate which receives the output pulse signal(11) and a CPU interrupt clock signal(9). A 16-bit D flip-flop(5) operates in response to a falling edge of an input clock synchronized by the D flip-flop(8). A 16-bit tri-state buffer(6) transfers an output of the flip-flop(5) to a CPU data line in response to a control signal of the CPU.

Abstract translation: 目的：提供同步AF转换器的计数器系统，通过使用CPU的中断时钟信号和振荡器的分频信号来消除由于两个振荡器的温度漂移差引起的误差。 构成：时钟发生器（2）通过分频振荡器产生每个系统所需的时钟，D触发器（3）同步AF转换器的输出脉冲信号（11）。 16位增量计数器（4）响应于由D触发器（3）同步的输入脉冲的上升沿而工作。 A触发器（8）使接收输出脉冲信号（11）的或门的输出信号与CPU中断时钟信号（9）同步。 16位D触发器（5）响应于由D触发器（8）同步的输入时钟的下降沿而工作。 16位三态缓冲器（6）响应于CPU的控制信号将触发器（5）的输出传送到CPU数据线。

公开(公告)号：KR100567601B1

公开(公告)日：2006-04-04

申请号：KR1020030090076

申请日：2003-12-11

Applicant: 한국항공우주연구원

Inventor： 조현철 ,  노웅래 ,  최형돈

IPC: H03K21/10

Abstract: 본 발명은 A/F 변환기의 양자화 오차 보상장치에 관한 것으로서, 상기 A/F 변환기로 제공되는 SAMPLE 신호, /PP_ON 신호와 /UPDATE 신호를 동기화하여 생성하는 클락 생성부, 상기 클락 생성부의 클락에 의해 구동되고, 상기 A/F 변환기의 양의 출력 펄스 및 음의 출력 펄스가 각각 제어신호로 입력되는 제 1 및 제 2 플립플롭, 상기 제 1 및 제 2 플립플롭의 출력신호에 의해 구동되고, 상기 A/F 변환기의 출력 펄스를 계수하기 위한 제 1 및 제 2 카운터, 상기 클락 생성부의 클락에 의해 구동되고, 상기 클락 생성부에서 생성된 U-DATE 신호가 제어신호로 입력되는 제 3 플립플롭, 상기 제 3 플립플롭의 출력신호에 의해 구동되고, 상기 제 1 및 제 2 카운터의 출력을 제어신호로 입력받는 제 4 및 제 5 플립플롭, 상기 제 3 플립플롭의 출력신호의 하강 모서리에서 카운터의 출력이 갱신되는 동시에 A/F 변환기의 출력신호를 홀드하는 제 1 샘플 앤드 홀드부 및 상기 홀드된 신호를 디지털 신호로 변환하는 A/D 변환부를 포함한다.
A/F변환부, 양자화오차, 관성항법장치, 스트랩다운

公开(公告)号：KR1020050057866A

公开(公告)日：2005-06-16

申请号：KR1020030090076

申请日：2003-12-11

Applicant: 한국항공우주연구원

Inventor： 조현철 ,  노웅래 ,  최형돈

IPC: H03K21/10

CPC classification number: H03M7/3022 ,  H03K23/62

Abstract: 본 발명은 A/F 변환기의 양자화 오차 보상장치에 관한 것으로서, 상기 A/F 변환기로 제공되는 SAMPLE 신호, /PP_ON 신호와 /UPDATE 신호를 동기화하여 생성하는 클락 생성부, 상기 클락 생성부의 클락에 의해 구동되고, 상기 A/F 변환기의 양의 출력 펄스 및 음의 출력 펄스가 각각 제어신호로 입력되는 제 1 및 제 2 플립플롭, 상기 제 1 및 제 2 플립플롭의 출력신호에 의해 구동되고, 상기 A/F 변환기의 출력 펄스를 계수하기 위한 제 1 및 제 2 카운터, 상기 클락 생성부의 클락에 의해 구동되고, 상기 클락 생성부에서 생성된 U-DATE 신호가 제어신호로 입력되는 제 3 플립플롭, 상기 제 3 플립플롭의 출력신호에 의해 구동되고, 상기 제 1 및 제 2 카운터의 출력을 제어신호로 입력받는 제 4 및 제 5 플립플롭, 상기 제 3 플립플롭의 출력신호의 하강 모서리에서 카운터의 출� ��이 갱신되는 동시에 A/F 변환기의 출력신호를 홀드하는 제 1 샘플 앤드 홀드부 및 상기 홀드된 신호를 디지털 신호로 변환하는 A/D 변환부를 포함한다.