公开(公告)号：DE112020004071B4

公开(公告)日：2025-04-24

申请号：DE112020004071

申请日：2020-07-21

Applicant: IBM

Inventor： THOMPTO BRIAN ,  BOERSMA MAARTEN ,  WAGNER ANDREAS ,  MOREIRA JOSE ,  LE HUNG ,  MUELLER SILVIA ,  NGUYEN DUNG

IPC: G06F9/30 ,  G06F9/38

Abstract: Ein Computersystem, ein Prozessor und ein Verfahren zur Verarbeitung von Informationen sind offenbart, die zumindest einen Computerprozessor; eine dem mindestens einen Prozessor zugeordnete Hauptregisterdatei, wobei die Hauptregisterdatei mehrere Einträge zum Speichern von Daten, einen oder mehrere Schreibanschlüsse zum Schreiben von Daten in die Hauptregisterdateieinträge und einen oder mehrere Leseanschlüsse zum Lesen von Daten aus den Hauptregisterdateieinträgen aufweist; eine oder mehrere Ausführeinheiten, die eine komplexe Mathematikausführeinheit einschließen; und mindestens eine Akkumulatorregisterdatei aufweisen, die mehrere Einträge zum Speichern von Daten aufweist. Die Ergebnisse der komplexen Mathematikausführeinheit werden gemäß einem Aspekt in die Akkumulatorregisterdatei, vorzugsweise mehrmals in den gleichen Akkumulatorregisterdateieintrag geschrieben, und die Daten aus der Akkumulatorregisterdatei werden in die Hauptregisterdatei geschrieben.

公开(公告)号：DE112020005987B4

公开(公告)日：2025-04-24

申请号：DE112020005987

申请日：2020-11-19

Applicant: IBM

Inventor： BATTLE STEVEN ,  BARRICK BRIAN ,  EISEN SUSAN ,  WAGNER ANDREAS ,  NGUYEN DUNG ,  THOMPTO BRIAN ,  LE HUNG ,  WARD KENNETH

IPC: G06F9/30 ,  G06F9/38

Abstract: Ein Computersystem, ein Prozessor und ein Verfahren zum Verarbeiten von Informationen wird offenbart, das mindestens einen Prozessor umfasst, der über eine Hauptregisterdatei verfügt, wobei die Hauptregisterdatei über eine Mehrzahl von Einträgen zum Speichern von Daten; eine oder mehrere Ausführungseinheiten, darunter eine Dense-Math-Ausführungseinheit; und mindestens eine Akkumulatorregisterdatei verfügt, wobei die mindestens eine Akkumulatorregisterdatei zu der Dense-Math-Ausführungseinheit gehört. Der Prozessor ist in einer Ausführungsform so konfiguriert, dass er Daten in der Dense-Math-Ausführungseinheit verarbeitet, wobei die Ergebnisse der Dense-Math-Ausführungseinheit in eine erste Gruppe aus einem oder mehreren Einträgen der Akkumulatorregisterdatei geschrieben werden, und nachdem eine Prüfpunktgrenze überschritten wurde, zum Beispiel beruhend auf der Anzahl „N“ von Anweisungen, die nach dem Start des Prüfpunkts zugeteilt wurden, werden die Ergebnisse der Dense-Math-Ausführungseinheit in eine zweite Gruppe aus einem oder mehreren Einträgen der Akkumulatorregisterdatei geschrieben.

公开(公告)号：DE112020005055T5

公开(公告)日：2022-11-10

申请号：DE112020005055

申请日：2020-11-30

Applicant: IBM

Inventor： LEENSTRA JENTJE ,  WAGNER ANDREAS ,  MOREIRA JOSE ,  THOMPTO BRIAN

IPC: G06F9/38 ,  G06F9/30

Abstract: Eine Prozessoreinheit für Multiplizier- und Akkumulier- („MAC“) Operationen wird bereitgestellt. Die vorliegende Erfindung kann die Prozessoreinheit mit einer Mehrzahl von MAC-Einheiten zum Durchführen einer Gruppe von MAC-Operationen umfassen. Die vorliegende Erfindung kann jede MAC-Einheit mit einer Ausführungseinheit und einer One-Write/One-Read- („1W/1R“) Registerdatei umfassen, wobei die 1W/1R-Registerdatei mindestens einen Akkumulator haben kann. Die vorliegende Erfindung kann die Ausführungseinheit jeder MAC-Einheit umfassen, die konfiguriert ist, um eine Untergruppe von MAC-Operationen durch Berechnen eines Produkts einer Gruppe von Werten, die von einer weiteren Registerdatei der Prozessoreinheit empfangen wurde, und Addieren des berechneten Produkts zu dem mindestens einen Akkumulator durchzuführen. Die vorliegende Erfindung kann jede MAC-Einheit umfassen, die konfiguriert ist, um die jeweilige Untergruppe von MAC-Operationen in einem einzigen Taktzyklus durchzuführen.

公开(公告)号：DE112020005987T5

公开(公告)日：2022-10-13

申请号：DE112020005987

申请日：2020-11-19

Applicant: IBM

Inventor： BATTLE STEVEN ,  BARRICK BRIAN ,  EISEN SUSAN ,  WAGNER ANDREAS ,  NGUYEN DUNG ,  THOMPTO BRIAN ,  LE HUNG ,  WARD KENNETH

IPC: G06F9/30

Abstract: Ein Computersystem, ein Prozessor und ein Verfahren zum Verarbeiten von Informationen wird offenbart, das mindestens einen Prozessor umfasst, der über eine Hauptregisterdatei verfügt, wobei die Hauptregisterdatei über eine Mehrzahl von Einträgen zum Speichern von Daten; eine oder mehrere Ausführungseinheiten, darunter eine Dense-Math-Ausführungseinheit; und mindestens eine Akkumulatorregisterdatei verfügt, wobei die mindestens eine Akkumulatorregisterdatei zu der Dense-Math-Ausführungseinheit gehört. Der Prozessor ist in einer Ausführungsform so konfiguriert, dass er Daten in der Dense-Math-Ausführungseinheit verarbeitet, wobei die Ergebnisse der Dense-Math-Ausführungseinheit in eine erste Gruppe aus einem oder mehreren Einträgen der Akkumulatorregisterdatei geschrieben werden, und nachdem eine Prüfpunktgrenze überschritten wurde, zum Beispiel beruhend auf der Anzahl „N“ von Anweisungen, die nach dem Start des Prüfpunkts zugeteilt wurden, werden die Ergebnisse der Dense-Math-Ausführungseinheit in eine zweite Gruppe aus einem oder mehreren Einträgen der Akkumulatorregisterdatei geschrieben.

公开(公告)号：DE112020005106T5

公开(公告)日：2022-08-04

申请号：DE112020005106

申请日：2020-11-13

Applicant: IBM

Inventor： KARVE MOHIT ,  THOMPTO BRIAN

IPC: G06F12/10

Abstract: Ein Informationsverarbeitungssystem und ein Verfahren zum Umsetzen von virtuellen Adressen in reale Adressen, das einen Prozessor zum Verarbeiten von Daten; Speichereinheiten zum Speichern der Daten; und einen Speichercontroller umfasst, der so konfiguriert ist, dass er Zugriffe auf die Speichereinheiten steuert, wobei der Prozessor so konfiguriert ist, dass er als Reaktion auf eine Anforderung, eine erste virtuelle Adresse in eine zweite physische Adresse umzusetzen, eine Seitenverzeichnisbasis und eine Mehrzahl von Speicheroffsets von dem Prozessor an den Speichercontroller sendet. Der Speichercontroller ist so konfiguriert, dass er: unter Verwendung der Seitenverzeichnisbasis und eines Speicheroffsets einer ersten Ebene eine Seitenverzeichnistabelle einer ersten Ebene aus den Speichereinheiten liest; die Seitenverzeichnistabelle der ersten Ebene mit einem Speicheroffset einer zweiten Ebene kombiniert; und unter Verwendung der Seitenverzeichnistabelle der ersten Ebene und des Speicheroffsets der zweiten Ebene eine Seitenverzeichnistabelle einer zweiten Ebene aus den Speichereinheiten liest.