公开(公告)号：KR20200134596A

公开(公告)日：2020-12-02

申请号：KR20190060244

申请日：2019-05-22

Applicant: KOREA ELECTRONICS TECHNOLOGY

Inventor： YOOK JONG MIN ,  KIM JUN CHUL ,  KIM DONG SU

IPC: H01L23/528 ,  H01L23/00 ,  H01L23/485 ,  H01L25/065 ,  H01L49/02

Abstract: 본발명의일실시예에따르면, 상면에전극패드가형성된반도체칩, 상면에기능전극이미형성된수동소자, 상기반도체칩과수동소자를커버하는커버층, 및상기커버층상에형성되어전기신호를전달하는하나이상의전극패턴을포함하며, 상기커버층은상기기능전극이형성될영역을노출시키도록형성된하나이상의제1 오픈부를포함하며, 상기전극패턴은상기제1 오픈부를통해상기수동소자의기능전극이형성될영역에형성되는기능전극부를포함하는, 수동소자가내장된반도체패키지및 그제조방법을제공하며, 전극패턴을형성하는과정에서수동소자의기능전극을함께형성할수 있어서공정단계를생략할수 있고제조비용이절감되는효과가있다.

公开(公告)号：KR20180071611A

公开(公告)日：2018-06-28

申请号：KR20160174435

申请日：2016-12-20

Applicant: KOREA ELECTRONICS TECHNOLOGY

Inventor： RYU JONG IN ,  KIM DONG SU ,  YOOK JONG MIN

IPC: H01P5/04 ,  H01P5/12 ,  H01P5/18

Abstract: 광대역특성을갖는분배/합성기가개시된다. 상기분배/합성기는표면에제1 내지제3 저항이실장되고, 제1층내지제6층을포함하는기판을포함하고, 상기제1층에는, 입력포트, 상기입력포트로부터분기되는일단과상기제1 저항에연결되는타단을갖는한 쌍의제1 전송선로및 상기제3 저항과연결되는 2개의출력포트들이배치되고, 상기제2층에는, 제1 접지판이배치되고, 상기제3층에는, 상기제1 접지판을관통하는한 쌍의제1 비아에의해상기제1 저항과연결되는일단과상기제1 접지판을관통하는한 쌍의제2 비아에의해상기제2 저항과연결되는타단을갖는한 쌍의제2 전송선로가배치되고, 상기제4층에는, 제2 접지판이배치되고, 상기제5층에는, 상기제2 접지판을관통하는제3 비아에의해상기한 쌍의제2 전송선로의타단과연결되는일단과상기제1 및제2 접지판을동시에관통하는제4 비아에의해상기제3 저항과연결되는타단을갖는한 쌍의제3 전송선로가배치되고, 상기제6층에는, 제3 접지판이배치된다.

公开(公告)号：KR20200141775A

公开(公告)日：2020-12-21

申请号：KR20190068743

申请日：2019-06-11

Applicant: KOREA ELECTRONICS TECHNOLOGY

Inventor： KIM DONG SU ,  YOOK JONG MIN ,  KIM JUN CHUL

IPC: H01P5/18 ,  H01P1/04

Abstract: 본발명에따른전력분배기회로장치는일단이상기입력단에연결되는입력캐패시터와, 일단이상기입력캐패시터의타단에연결되고타단은접지되는션트인덕터와, 일단이상기입력캐패시터의타단에연결되고타단이출력단에연결되는복수의병렬로연결된캐패시터를포함하는캐패시터부와, 상기출력단에연결되는적어도하나의저항을포함하는출력저항부를포함한다.

公开(公告)号：KR20200137819A

公开(公告)日：2020-12-09

申请号：KR20190064761

申请日：2019-05-31

Applicant: KOREA ELECTRONICS TECHNOLOGY

Inventor： YOOK JONG MIN ,  KIM JUN CHUL ,  KIM DONG SU

IPC: H01F27/36 ,  H01B11/18 ,  H01L23/00 ,  H01L23/525

Abstract: 본발명의일실시예에따르면, 반도체패키지에사용되는전송선로에있어서, 베이스기판의상면과하면을관통하도록형성되어전기신호를전달하는코어, 상기코어와이격되고상기코어의측면을동축으로둘러싸도록형성되는실드를포함하며, 상기실드는일측면의적어도일부가제거되는오픈부가형성된, 하프동축전송선로, 이를포함하는반도체패키지및 그제조방법을제공할수 있고, 하프동축전송선로는외부회로기판과연결되는부분에서전기신호의왜곡이발생하지않고, 하프동축전송선로를포함하는반도체패키지의면적을줄일수 있다.

公开(公告)号：KR20200129891A

公开(公告)日：2020-11-18

申请号：KR20190054963

申请日：2019-05-10

Applicant: KOREA ELECTRONICS TECHNOLOGY

Inventor： YOOK JONG MIN

IPC: H01L23/29 ,  H01L23/00 ,  H01L23/02 ,  H01L23/31 ,  H01L23/48

Abstract: 본발명의일실시예는, 일면에회로영역이형성된반도체칩, 및상기반도체칩의일면을커버하도록라미네이트공정으로형성되는감광성라미네이트층을포함하고, 상기감광성라미네이트층은상기반도체칩의회로영역상에형성된상기감광성라미네이트층의일부가제거되어형성되는오픈영역을포함하는감광성라미네이트를이용한반도체패키지및 그제조방법을제공하며, 반도체칩을패키징한상태에서반도체칩의회로영역상부가노출되므로반도체칩의전기적특성의왜곡이발생하지않는이점이있다.