公开(公告)号：MX2025000824A

公开(公告)日：2025-03-07

申请号：MX2025000824

申请日：2021-08-06

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TEO HAN BOON ,  LI JING YA ,  KUO CHE-WEI ,  ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  KATO YUSUKE

IPC: H04N19/52 ,  H04N19/105 ,  H04N19/119 ,  H04N19/159 ,  H04N19/176

Abstract: Se proporciona un codificador (100) que incluye: circuitería; y una memoria acoplada a la circuitería, en el cual en operación, la circuitería: genera una imagen de predicción de un bloque actual a ser procesado, por medio del uso de un primer vector de movimiento (paso S3001); y actualiza una tabla de predictores de vectores de movimiento basados en la historia (HMVP) por medio del uso de un primer candidato que tiene el primer vector de movimiento, la tabla de HMVP almacena, en un método de primera entrada-primera salida (FIFO), una pluralidad de segundos candidatos cada uno que tiene un segundo vector de movimiento usado para un bloque procesado (paso S3002), y en la actualización de la tabla de HMVP, la circuitería: determina si un tamaño del bloque actual es menor que o igual a un tamaño umbral (paso S30021); y omite la actualización de la tabla de HMVP (paso S30022) cuando se determina que el tamaño del bloque actual es menor que o igual al tamaño umbral (Si en el paso S30021).

公开(公告)号：BR112022002916A2

公开(公告)日：2022-05-10

申请号：BR112022002916

申请日：2020-07-03

Applicant: PANASONIC IP CORP AMERICA

Inventor： ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  KATO YUSUKE

IPC: H04N19/13 ,  H04N19/157 ,  H04N19/18

Abstract: codificador, decodificador, método de codificação e método de decodificação. a presente invenção refere-se a um codificador (100) incluindo circuito e memória acoplada ao circuito. em operação, o circuito limita um número total de processos de codificação adaptável ao contexto, e codifica um bloco em uma imagem. na codificação do bloco, quando o número total de processos está dentro de uma faixa limitada do número total de processos, um sinalizador de informação de coeficiente é codificado. o sinalizador de informação de coeficiente indica atribuição de um coeficiente incluído no bloco. na codificação do bloco, em um caso onde a transformada ortogonal não é aplicada ao bloco, quando o sinalizador de informação de coeficiente é codificado, um processo de conversão é realizado em um valor do coeficiente, e um valor convertido do coeficiente é codificado usando o sinalizador de informação de coeficiente a ser codificado pela codificação adaptável ao contexto. o processo de conversão é um processo para converter o valor do coeficiente usando um valor determinado usando coeficientes vizinhos localizados ao redor do coeficiente no bloco. quando o sinalizador de informação de coeficiente não é codificado, o processo de conversão não é realizado, e o valor do coeficiente é codificado pela codificação de golomb-rice.

公开(公告)号：BR122021025013A2

公开(公告)日：2022-03-15

申请号：BR122021025013

申请日：2020-05-20

Applicant: PANASONIC IP CORP AMERICA

Inventor： ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  DRUGEON VIRGINIE ,  KATO YUSUKE

IPC: H04N19/70

Abstract: método de codificação, método de decodificação e mídia legível por computador não transitória. a presente invenção refere-se a um conjunto de circuitos (160) de um codificador (100) que é configurado para codificar uma imagem de acordo com uma estrutura de codificação, incluindo uma figura de ponto de acesso aleatório intra (irap), figura dianteiras a serem emitidas antes da figura de irap na ordem de emissão e figuras traseiras a serem emitidas após a figura de irap na ordem de emissão. quando a imagem é codificada, o conjunto de circuitos (160) codifica, de acordo com uma sinalização em um fluxo de bits, no máximo uma figura traseira entre as figuras traseiras antes de codificar as figuras dianteiras na ordem de codificação, e codifica as figuras traseiras diferentes de, no máximo, uma figura traseira após codificação das figuras dianteiras na ordem de codificação. a sinalização indica se uma imagem de cada uma das unidades de acesso no fluxo de bits é uma figura de campo. o conjunto de circuitos (160) codifica no máximo uma figura traseira antes de codificar as figuras dianteiras na ordem de codificação quando a sinalização indica que a figura é uma figura de campo.

公开(公告)号：BR112021020641A2

公开(公告)日：2022-03-03

申请号：BR112021020641

申请日：2020-06-18

Applicant: PANASONIC IP CORP AMERICA

Inventor： KUO CHE-WEI ,  CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  ABE KIYOFUMI ,  MARS ROHITH ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  KATO YUSUKE

IPC: H04N19/11 ,  H04N19/174 ,  H04N19/186 ,  H04N19/436 ,  H04N19/593 ,  H04N19/96

Abstract: sistema e método para codificação de vídeo. a presente invenção refere-se a sistema e método para codificação de vídeo; e dispositivos (codificador e decodificador); codificador que inclui circuitos e memória acoplada aos circuitos. o circuito determina se uma primeira unidade de decodificação de pipeline virtual (vpdu) é dividida em blocos menores e se uma segunda vpdu é dividida em blocos menores. em resposta a uma determinação de que a primeira vpdu não é dividida em blocos menores e uma determinação de que a segunda vpdu é dividida em blocos menores, um bloco de amostras de croma é previsto sem o uso de amostras de luma. em resposta a uma determinação de que a primeira vpdu é dividida em blocos menores e uma determinação de que a segunda vpdu é dividida em blocos menores, o bloco de amostras de croma é previsto usando amostras de luma. em resposta a uma determinação de que a primeira vpdu não é dividida em blocos menores e uma determinação de que a segunda vpdu não é dividida em blocos menores, o bloco de amostras de croma é previsto usando amostras de luma. o bloco é codificado usando as amostras de croma previstas.

公开(公告)号：BR112021020634A2

公开(公告)日：2022-03-03

申请号：BR112021020634

申请日：2020-05-20

Applicant: PANASONIC IP CORP AMERICA

Inventor： ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  DRUGEON VIRGINIE ,  KATO YUSUKE

IPC: H04N19/70

Abstract: dispositivo de codificação, dispositivo de decodificação, método de codificação e método de decodificação. a presente invenção refere-se a um conjunto de circuitos (160) de um codificador (100) que é configurado para codificar uma imagem de acordo com uma estrutura de codificação, incluindo uma figura de ponto de acesso intra-aleatório (irap), figura dianteiras a serem emitidas antes da figura de irap na ordem de emissão e figuras traseiras a serem emitidas após a figura de irap na ordem de emissão. quando a imagem é codificada, o conjunto de circuitos (160) codifica, de acordo com uma sinalização em um fluxo de bits, no máximo uma figura traseira entre as figuras traseiras antes de codificar as figuras dianteiras na ordem de codificação, e codifica as figuras traseiras diferentes de, no máximo, uma figura traseira após codificação das figuras dianteiras na ordem de codificação. a sinalização indica se uma imagem de cada uma das unidades de acesso no fluxo de bits é uma figura de campo. o conjunto de circuitos (160) codifica no máximo uma figura traseira antes de codificar as figuras dianteiras na ordem de codificação quando a sinalização indica que a figura é uma figura de campo.

公开(公告)号：MX2021008235A

公开(公告)日：2021-08-16

申请号：MX2021008235

申请日：2020-02-06

Applicant: PANASONIC IP CORP AMERICA

Inventor： KATO YUSUKE ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI

IPC: H04N19/577

Abstract: Un codificador (100): genera, en un modo de inter-predicción, una primera imagen de predicción de un bloque actual a ser procesado, con base en un vector de movimiento derivado (paso S1); y genera una imagen de predicción final del bloque actual al aplicar un proceso de actualización a la primera imagen de predicción (paso S2). Los candidatos para el proceso de actualización incluyen un primer proceso y un segundo proceso. El primer proceso es un proceso de BDOF. El segundo proceso es un proceso para mezclar la primera imagen de predicción con una segunda imagen de predicción generada en la intra-predicción para el bloque actual. En la aplicación del proceso de actualización, el primer proceso y el segundo proceso se aplican de manera mutuamente exclusiva.

公开(公告)号：MX2025000829A

公开(公告)日：2025-03-07

申请号：MX2025000829

申请日：2022-02-23

Applicant: PANASONIC IP CORP AMERICA

Inventor： LI JING YA ,  LIM CHONG SOON ,  TEO HAN BOON ,  KUO CHE-WEI ,  SUN HAI WEI ,  WANG CHU TONG ,  ABE KIYOFUMI ,  NISHI TAKAHIRO ,  TOMA TADAMASA ,  KATO YUSUKE

IPC: H04N19/52 ,  H04N19/593

Abstract: Un codificador (100) incluye circuitos y una memoria acoplada a los circuitos. Los circuitos, en funcionamiento: determinan si un tamaño de un bloque actual, que es una unidad para la que se genera una lista de candidatos a vector que incluye candidatos a vector, es menor o igual que un umbral (S3001); cuando el tamaño del bloque actual es menor o igual que el umbral (SÍ en S3001), generan la lista de candidatos a vector registrando un candidato a vector de movimiento basado en la historia (HMVP) en la lista de candidatos a vector desde una tabla HMVP sin realizar un primer proceso de poda (S3002); cuando el tamaño del bloque actual es mayor que el umbral (NO en S3001), generan la lista de candidatos a vectores realizando el primer proceso de poda y registrando el candidato a vector HMVP en la lista de candidatos a vector desde la tabla HMVP (S3003); y codifican el bloque actual usando la lista de candidatos a vector (S3004).

公开(公告)号：MX2025000649A

公开(公告)日：2025-03-07

申请号：MX2025000649

申请日：2021-10-01

Applicant: PANASONIC IP CORP AMERICA

Inventor： ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  KATO YUSUKE

IPC: H04N19/12 ,  H04N19/159 ,  H04N19/176

Abstract: El codificador deriva un error de predicción de la imagen restando, de la imagen, una imagen de predicción generada usando intra predicción o inter predicción (S311); lleva a cabo una transformada primaria sobre el error de predicción (S312) y lleva a cabo una transformada secundaria sobre un resultado de la transformada primaria (S312); lleva a cabo la cuantificación de un resultado de la transformada secundaria (S313); y codifica un resultado de la cuantificación como datos de la imagen (S314). En la realización de la transformada secundaria, cuando se usa una intra predicción ponderada matricial (MIP), esta genera la imagen de predicción al llevar a cabo un cálculo matricial en un flujo de pixeles obtenida a partir de los valores de pixeles de los pixeles circundantes de un bloque actual, y el conjunto de transformadas para la transformada secundaria se aplica a los coeficientes de transformada primaria obtenidos del resultado de la transformada primaria (S312).

公开(公告)号：MX2025000648A

公开(公告)日：2025-03-07

申请号：MX2025000648

申请日：2021-10-01

Applicant: PANASONIC IP CORP AMERICA

Inventor： ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  KATO YUSUKE

IPC: H04N19/12 ,  H04N19/159 ,  H04N19/176

Abstract: El codificador deriva un error de predicción de la imagen restando, de la imagen, una imagen de predicción generada usando intra predicción o inter predicción (S311); lleva a cabo una transformada primaria sobre el error de predicción (S312) y lleva a cabo una transformada secundaria sobre un resultado de la transformada primaria (S312); lleva a cabo la cuantificación de un resultado de la transformada secundaria (S313); y codifica un resultado de la cuantificación como datos de la imagen (S314). En la realización de la transformada secundaria, cuando se usa una intra predicción ponderada matricial (MIP), esta genera la imagen de predicción al llevar a cabo un cálculo matricial en un flujo de pixeles obtenida a partir de los valores de pixeles de los pixeles circundantes de un bloque actual, y el conjunto de transformadas para la transformada secundaria se aplica a los coeficientes de transformada primaria obtenidos del resultado de la transformada primaria (S312).

公开(公告)号：BR112021021364A2

公开(公告)日：2022-04-26

申请号：BR112021021364

申请日：2020-06-09

Applicant: PANASONIC IP CORP AMERICA

Inventor： ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  KATO YUSUKE

IPC: H04N19/13

Abstract: codificador, descodificador, método de codificação e método de decodificação. um codificador (100) inclui loops e memória acoplada aos loops. em operação, o loop limita um número total de processos de codificação adaptativa de contexto e codifica um bloco em uma imagem; e ao codificar o bloco, em um caso onde transformação ortogonal é aplicada ao bloco e em um caso onde nenhuma transformação ortogonal é aplicada ao bloco, codifica um sinalizador de informação sobre coeficiente através de codificação adaptativa de contexto quando o número total de processos está dentro de uma faixa permitida para o número total de processos, ignora a codificação do sinalizador de informação sobre coeficiente quando o número total de processos não está dentro da faixa permitida, codifica informação sobre valor restante através de codificação de golomb-rice quando o sinalizador de informação sobre coeficiente é codificado, quando a codificação do sinalizador de informação sobre coeficiente é ignorada no caso onde transformação ortogonal é aplicada ao bloco, executa um processo de conversão e codifica o valor de coeficiente através de codificação de golomb-rice e, quando a codificação do sinalizador de informação sobre coeficiente é ignorada no caso onde nenhuma transformação ortogonal é aplicada ao bloco, ignora a execução do processo de conversão e codifica o valor de coeficiente através de codificação de golomb-rice.