公开(公告)号：BR112022013058A2

公开(公告)日：2022-10-11

申请号：BR112022013058

申请日：2021-03-23

Applicant: PANASONIC IP CORP AMERICA

Inventor： VIRGINIE DRUGEON ,  KIYOFUMI ABE ,  TAKAHIRO NISHI ,  TADAMASA TOMA

IPC: H04N19/70

Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. Um codificador (100) inclui circuitos e memória acoplados ao circuito. Dado o id que indica uma subcamada temporal inferior diferente de uma subcamada temporal mais alta em subcamadas temporais, o circuito calcula um tempo de saída DPB [id] para uma imagem na subcamada temporal inferior (S201). Na etapa S201, o circuito do codificador (100) subtrai um delta de saída DPB [id] fornecido para cada uma das subcamadas temporais de um atraso de saída DPB compartilhado entre as subcamadas temporais, e dado maxid que indica a subcamada temporal mais alta, calcula o DPB delta de saída [id] subtraindo um atraso de remoção de CPB [maxid] e um deslocamento [id] de um atraso de remoção de CPB [id]. Em seguida, o circuito armazena o deslocamento [id] em um fluxo de bits (S202).

公开(公告)号：BR112022008605A2

公开(公告)日：2022-10-11

申请号：BR112022008605

申请日：2020-12-08

Applicant: PANASONIC IP CORP AMERICA

Inventor： VIRGINIE DRUGEON ,  TAKAHIRO NISHI ,  KIYOFUMI ABE ,  TADAMASA TOMA ,  YUSUKE KATO

IPC: H04N19/70

Abstract: CODIFICADOR E DECODIFICADOR. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória acoplados ao circuito. O circuito: atribui um índice de fatia ao nível de imagem e um índice de fatia ao nível de subimagem a cada uma das fatias, o índice de fatia ao nível de imagem sendo atribuído a um nível de imagem, o índice de fatia ao nível de subimagem atribuído a um nível de subimagem; para cada uma das fatias, codifica o índice de fatia ao nível de subimagem da fatia em um cabeçalho de fatia da fatia; e codifica cada uma das fatias em um fluxo de bits. O índice de fatia ao nível de imagem atribuído a uma fatia atual a ser processada que está incluída em uma subimagem atual a ser processada é calculado adicionando (i) o índice de fatia ao nível de subimagem da fatia atual e (ii) um número total de fatias incluídas em uma ou mais subimagens que foram codificadas antes da subimagem atual das subimagens.

公开(公告)号：BR112022010256A2

公开(公告)日：2022-09-06

申请号：BR112022010256

申请日：2020-12-08

Applicant: PANASONIC IP CORP AMERICA

Inventor： VIRGINIE DRUGEON ,  TADAMASA TOMA ,  TAKAHIRO NISHI ,  KIYOFUMI ABE ,  YUSUKE KATO

IPC: H04N19/70

Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. A presente invenção refere-se a codificador (100) que inclui conjunto de circuitos e memória acoplada ao conjunto de circuitos. Em operação, o conjunto de circuitos determina se um vídeo atual a ser processado é um vídeo progressivo (S201). Quando é determinado que o vídeo atual é um vídeo progressivo (Sim em S201), o codificador (100) codifica, em um fluxo de bwits, um elemento de sintaxe que indica um tipo de localização de croma que é uma informação que indica as localizações de amostras de croma em relação a amostras de luma para um quadro incluído no vídeo atual (S202). Quando é determinado que o vídeo atual não é um vídeo progressivo (Não em S201), o codificador (100) codifica dois elementos de sintaxe no fluxo de bits, cada um dos quais indica o tipo de localização de croma para um campo diferente de dois tipos incluídos no vídeo atual (S203).