中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

57 records (took 0.026 seconds)

    CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO
    1.
    发明专利
    CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO 未知

    公开(公告)号：BR112022022306A2

    公开(公告)日：2022-12-20

    申请号：BR112022022306

    申请日：2021-05-17

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： TAKAHIRO NISHI ,  TADAMASA TOMA ,  KIYOFUMI ABE

    IPC: H04N19/70

    Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória acoplada ao circuito. Em operação, o circuito (i) define um parâmetro para um valor que indica que uma multicamada não é permitida, o parâmetro indica se a multicamada é permitida e (ii) define os primeiros identificadores para um valor idêntico indicando uma camada, os primeiros identificadores respectivamente identificam as respectivas camadas às quais as respectivas unidades NAL pertencem e realizam um processo de codificação de camada única nas unidades NAL, as unidades NAL pertencentes a uma sequência de vídeo codificada; e grava, em um fluxo de bits, as unidades NAL, o parâmetro e os primeiros identificadores.

    CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO
    2.
    发明专利
    CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO 未知

    公开(公告)号：BR112022013058A2

    公开(公告)日：2022-10-11

    申请号：BR112022013058

    申请日：2021-03-23

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： VIRGINIE DRUGEON ,  KIYOFUMI ABE ,  TAKAHIRO NISHI ,  TADAMASA TOMA

    IPC: H04N19/70

    Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. Um codificador (100) inclui circuitos e memória acoplados ao circuito. Dado o id que indica uma subcamada temporal inferior diferente de uma subcamada temporal mais alta em subcamadas temporais, o circuito calcula um tempo de saída DPB [id] para uma imagem na subcamada temporal inferior (S201). Na etapa S201, o circuito do codificador (100) subtrai um delta de saída DPB [id] fornecido para cada uma das subcamadas temporais de um atraso de saída DPB compartilhado entre as subcamadas temporais, e dado maxid que indica a subcamada temporal mais alta, calcula o DPB delta de saída [id] subtraindo um atraso de remoção de CPB [maxid] e um deslocamento [id] de um atraso de remoção de CPB [id]. Em seguida, o circuito armazena o deslocamento [id] em um fluxo de bits (S202).

    codificador, decodificador, método de codificação, e método de decodificação
    4.
    发明专利
    codificador, decodificador, método de codificação, e método de decodificação 未知

    公开(公告)号：BR112021005443A2

    公开(公告)日：2021-06-15

    申请号：BR112021005443

    申请日：2019-12-06

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： ABE KIYOFUMI ,  TADAMASA TOMA ,  TAKAHIRO NISHI ,  YUSUKE KATO

    IPC: H04N19/70

    Abstract: codificador decodificador, método de codificação, e método de decodificação. a presente invenção refere-se a um dispositivo de codifica-ção (100) provido com um circuito (160) e uma memória (162) conec-tada no circuito (160). o circuito (160) através de operação divide uma imagem a ser codificada em duas ou mais telas lado a lado, codifica a imagem codificando fatias cada uma tendo uma forma retangular e cada uma compreendendo pelo menos uma tela lado a lado ou partes das telas lado a lado divididas, e não inclui, em informação de cabeçalho, informação referente a uma região ocupada por uma fatia localizada em um canto inferior direito da imagem quando codificando a imagem.

    sistema e método para codificação de vídeo
    5.
    发明专利
    sistema e método para codificação de vídeo 未知

    公开(公告)号：BR112021001156A2

    公开(公告)日：2021-04-27

    申请号：BR112021001156

    申请日：2019-09-03

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  TADAMASA TOMA ,  TAKAHIRO NISHI

    IPC: H04N19/513

    Abstract: "sistema e método para codificação de vídeo". um codificador ou decodificador de imagem inclui um conjunto de circuitos e uma memória. o conjunto de circuitos, em operação, prevê um primeiro conjunto de amostras para uma primeira partição com um ou mais vetores de movimento, incluindo um primeiro vetor de movimento, e prevê um segundo conjunto de amostras para uma primeira parte da primeira partição com um ou mais vetores de movimento a partir de uma segunda partição. as amostras do primeiro conjunto de amostras da primeira parte da primeira partição, e do segundo conjunto de amostras da primeira parte da primeira partição, são ponderadas. um vetor de movimento para a primeira parte da primeira partição é armazenado e baseado em um ou ambos o primeiro vetor de movimento e o segundo vetor de movimento. a primeira partição é codificada ou decodificada utilizando-se pelo menos as amostras ponderadas da primeira parte da primeira partição.

    codificação, método de codificação, decodificador e método de decodificação
    6.
    发明专利
    codificação, método de codificação, decodificador e método de decodificação 未知

    公开(公告)号：BR112020000219A2

    公开(公告)日：2020-07-07

    申请号：BR112020000219

    申请日：2018-07-11

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： HIDEO SAITOU ,  KIYOFUMI ABE ,  MASATO OHKAWA ,  RYUICHI KANOH ,  TADAMASA TOMA ,  TAKAHIRO NISHI

    IPC: H04N19/124

    Abstract: um codificador (100) que codifica um bloco atual em uma imagem inclui um conjunto de circuitos e uma memória. utilizando-se a memória, o conjunto de circuitos realiza uma primeira transformação em um sinal residual do bloco atual, utilizando uma primeira base de transformação para gerar os primeiros coeficientes de transformação; e realiza uma segunda transformação nos primeiros coeficientes de transformação, utilizando uma segunda base de transformação, para gerar os segundos coeficientes de transformação e quantiza os segundos coeficientes de transformação, quando a primeira base de transformação for igual a uma base de transformação predeterminada; e quantiza os primeiros coeficientes de transformação sem realizar a segunda transformação, quando a primeira base de transformação for diferente da base de transformação predeterminada.

    CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO
    8.
    发明专利
    CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO 未知

    公开(公告)号：BR112022015618A2

    公开(公告)日：2022-09-27

    申请号：BR112022015618

    申请日：2021-02-25

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： HAI WEI SUN ,  CHONG SOON LIM ,  HAN BOON TEO ,  JING YA LI ,  CHE WEI KUO ,  CHU TONG WANG ,  KIYOFUMI ABE ,  TAKAHIRO NISHI ,  TADAMASA TOMA

    IPC: H04N19/70 ,  H04N19/86

    Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. A presente invenção refere-se a um codificador (100) que inclui circuito e memória acoplada ao circuito; armazena um primeiro parâmetro em um fluxo de bits, o primeiro parâmetro indicando se um elemento de sintaxe relacionado a um deslocamento de ferramenta de croma está presente no fluxo de bits (S201); quando o primeiro parâmetro indica que o elemento de sintaxe está presente no fluxo de bits (Sim em S202), (i) armazena, no fluxo de bits, um ou mais segundos parâmetros que são usados na filtragem de desbloqueio para uma amostra de croma de uma imagem atual, em adição ao elemento de sintaxe (S203), (ii) realiza a filtragem de desbloqueio usando um ou mais segundos parâmetros e (iii) codifica a imagem atual (S204); e quando o primeiro parâmetro indica que o elemento de sintaxe não está presente no fluxo de bits (Não em S202), codifica a imagem atual sem armazenar um ou mais segundos parâmetros no fluxo de bits (S205).

    CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO
    9.
    发明专利
    CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO 未知

    公开(公告)号：BR112022015270A2

    公开(公告)日：2022-09-20

    申请号：BR112022015270

    申请日：2021-02-05

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： MASATO OHKAW ,  HIDEO SAITOU ,  KIYOFUMI ABE ,  TAKAHIRO NISHI ,  TADAMASA TOMA

    IPC: H04N19/117 ,  H04N19/159 ,  H04N19/176 ,  H04N19/186 ,  H04N19/86

    Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória acoplados ao circuito. Em operação, o circuito realiza um processo de determinação para determinar uma força de limite para controlar a filtragem de desbloqueio a ser aplicada a um limite de bloco em uma imagem reconstruída gerada (S311). O processo de determinação inclui um processo de configuração de configuração da força de limite para o segundo valor em um caso onde um modo de codificação fora de um modo de codificação de um bloco atual e um modo de codificação de um bloco vizinho do bloco atual é diferente do outro modo de codificação fora do modo de codificação do bloco atual e o modo de codificação do bloco vizinho. O um modo de codificação e o outro modo de codificação são os de um modo de cópia intrabloco, um modo de paleta e um modo inter. O processo de configuração é realizado quando o bloco atual é um bloco de luma e não é realizado quando o bloco atual é um bloco de croma.

Patent Agency Ranking