公开(公告)号：FR3100347B1

公开(公告)日：2022-07-22

申请号：FR1909723

申请日：2019-09-04

Applicant: ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS ALPS SAS

Inventor： ROMAIN FABRICE ,  LISART MATHIEU ,  ARNOULD PATRICK

IPC: G06F12/02

Abstract: Détection d'erreurs La présente description concerne un procédé d'écriture en mémoire d'une donnée (Data1), dans lequel : - un mot binaire (Code1), représentatif de ladite donnée (Data1) et d'un code correcteur ou détecteur d'erreur (EDC1), est scindé en au moins une première et une deuxième parties (Code1A, Code1B) ; et - ladite première partie (Code1A) est écrite à une adresse logique (AddL1) dans un premier circuit mémoire (105) ; et - ladite deuxième partie (Code1B) est écrite à ladite adresse logique dans un deuxième circuit mémoire (106) adapté à stocker autant de mots binaires que ledit premier circuit mémoire (105), ledit code correcteur ou détecteur d'erreur (EDC1) étant dépendant de ladite donnée (Data1) et de ladite adresse (AddL1). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3097987A1

公开(公告)日：2021-01-01

申请号：FR1906951

申请日：2019-06-26

Applicant: ST MICROELECTRONICS ALPS SAS

Inventor： ARNOULD PATRICK

IPC: G06F13/42

Abstract: Le dispositif comprend au moins un circuit intégré esclave (2) connecté sur un bus (3), le circuit esclave ayant une adresse par défaut (ADD1) sur le bus, le dispositif étant configuré pour remplacer l’adresse par défaut au sein du circuit intégré esclave par une adresse de remplacement (ADD3) à la réception d’un message d’adressage (MESS) véhiculé sur le bus et contenant ladite adresse de remplacement. Figure pour l’abrégé : Fig 2

公开(公告)号：FR3137512B1

公开(公告)日：2025-03-14

申请号：FR2206729

申请日：2022-07-04

Applicant: ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS ALPS SAS

Inventor： ARNOULD PATRICK ,  TRAMONI ALEXANDRE

IPC: H02J7/00

Abstract: Alimentation d'un dispositif électronique La présente description concerne un circuit de gestion d'alimentation (400) d'un module électronique comprenant : - une première machine d'état (404) configurée pour recevoir une première commande de désactivation (MOD1_EN) dudit module, et pour vérifier que ladite première commande (MOD1_EN) reste la même pendant une première durée minimale ; et - une deuxième machine d'état (407) configurée pour couper l'alimentation d'au moins une première partie (450) dudit module quand ladite deuxième machine d'état (407) reçoit une deuxième commande (DIS_REQ) de la part de la première machine d'état (404) indiquant que ladite première commande (MOD1_EN) est restée la même pendant une première durée minimale, ladite au moins une première partie (450) dudit module étant alimentée par une première tension d'alimentation (VBAT_FCT1) d'une batterie. Figure pour l'abrégé : Fig. 3

公开(公告)号：FR3126251B1

公开(公告)日：2025-01-17

申请号：FR2108723

申请日：2021-08-17

Applicant: ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS ALPS SAS

Inventor： TRAMONI ALEXANDRE ,  ARNOULD PATRICK

IPC: G06K19/07 ,  G06F9/44 ,  H04B5/48 ,  H04W4/80 ,  H04W12/47 ,  H04W52/02

Abstract: Alimentation d'un dispositif électronique La présente description concerne un procédé de démarrage d'un dispositif électronique, comprenant :- au moins une carte de circuit intégré universel ou au moins un élément sécurisé ;- au moins un circuit d'alimentation de ladite carte ou dudit élément sécurisé ; et- au moins un module de communication en champ proche,dans lequel lorsque le module de communication en champ proche passe d'un état en veille ou d'un état inactif à un état actif, les opérations successives suivantes sont réalisées : - les composants et circuits dudit dispositif électronique sont démarrés ; - des programmes du dispositif électronique et ladite carte ou ledit élément sécurisé sont démarrés au même moment. Figure pour l'abrégé : Fig. 5

公开(公告)号：FR3100347A1

公开(公告)日：2021-03-05

申请号：FR1909723

申请日：2019-09-04

Applicant: ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS ALPS SAS

Inventor： ROMAIN FABRICE ,  LISART MATHIEU ,  ARNOULD PATRICK

IPC: G06F12/02

Abstract: Détection d'erreurs La présente description concerne un procédé d'écriture en mémoire d'une donnée (Data1), dans lequel : - un mot binaire (Code1), représentatif de ladite donnée (Data1) et d'un code correcteur ou détecteur d'erreur (EDC1), est scindé en au moins une première et une deuxième parties (Code1A, Code1B) ; et - ladite première partie (Code1A) est écrite à une adresse logique (AddL1) dans un premier circuit mémoire (105) ; et - ladite deuxième partie (Code1B) est écrite à ladite adresse logique dans un deuxième circuit mémoire (106) adapté à stocker autant de mots binaires que ledit premier circuit mémoire (105), ledit code correcteur ou détecteur d'erreur (EDC1) étant dépendant de ladite donnée (Data1) et de ladite adresse (AddL1). Figure pour l'abrégé : Fig. 1