公开(公告)号：CN119153330A

公开(公告)日：2024-12-17

申请号：CN202410541227.0

申请日：2024-04-30

Applicant: 瑞萨电子株式会社

Inventor： 高桥史年

IPC: H01L21/329 ,  H01L29/06 ,  H01L29/36 ,  H01L29/866

Abstract: 本公开的各实施例涉及半导体器件及其制造方法。在半导体衬底中，形成了n型阴极区域、n型阱区域、和p型阳极区域。阴极区域的杂质浓度比阱区域的杂质浓度高。在平面图中，阳极区域包括阴极区域，并且阱区域包括阳极区域和阴极区域。阱区域距半导体衬底的上表面的深度比阳极区域距半导体衬底的上表面的深度大。阴极区域距半导体衬底的上表面的深度比阳极区域和阱区域的相应的深度大。

公开(公告)号：CN108022885B

公开(公告)日：2024-12-10

申请号：CN201711025429.6

申请日：2017-10-27

Applicant: 瑞萨电子株式会社

Inventor： 板东晃司

IPC: H01L23/04 ,  H01L23/13

Abstract: 本发明提供电子装置，课题为提高其性能。电子装置(EA1)具有：基板(CS1)，具有供半导体芯片搭载的上表面(表面)(CSt)和上表面相反侧的下表面(背面)(CSb)；框体(壳体)(HS)，经由粘接材料(BD1)固定于基板。框体具有在X方向上分别形成于一个短边侧和另一短边侧的贯通孔。基板配置于上述贯通孔之间。基板的上表面的一部分以与层差面的一部分相对的方式被固定，层差面形成于框体的与下表面(HSb)不同的高度。此外，上述层差面中沿着框体短边延伸的部分即层差面(Hf6)与基板的上表面之间的间隔(距离D1)比上述层差面中沿着框体长边延伸的部分即层差面(Hf5)与基板的上表面之间的间隔(距离D3)大。

公开(公告)号：CN119087212A

公开(公告)日：2024-12-06

申请号：CN202410714892.5

申请日：2024-06-04

Applicant: 瑞萨电子株式会社

Inventor： 国分博之

IPC: G01R31/34 ,  G01R31/26 ,  G01D21/02 ,  G01R19/165 ,  G01K13/00

Abstract: 本公开的各实施例涉及信息处理装置、信息处理方法、半导体器件和功率转换设备。为了能够更恰当地检测异常。一种信息处理装置包括获取电路和估计电路。获取电路获取指示与功率转换设备和电动机的半导体元件相关的温度转变和电流转变的信息。并且估计电路基于所获取的信息来估计系统中特定类型的异常。

公开(公告)号：CN109994419B

公开(公告)日：2024-11-26

申请号：CN201811431496.2

申请日：2018-11-26

Applicant: 瑞萨电子株式会社

Inventor： 前川径一

IPC: H01L21/762

Abstract: 本公开的实施例涉及制造半导体设备的方法。为了改进半导体设备的可靠性，在制造半导体设备的方法中，通过离子注入p型杂质和氮(N)形成n型MISFET的接地平面区域，并且通过离子注入碳(C)和氟(F)之一以及n型杂质形成p型MISFET的接地平面区域。

公开(公告)号：CN119008667A

公开(公告)日：2024-11-22

申请号：CN202410416676.2

申请日：2024-04-08

Applicant: 瑞萨电子株式会社

Inventor： 永久克己 ,  酒井敦 ,  西村智也

IPC: H01L29/40 ,  H01L29/423 ,  H01L29/78

Abstract: 本公开的各实施例涉及半导体器件。提高了半导体器件的性能。在半导体衬底(SUB)中，沟槽TR1和沟槽TR2形成为从该半导体衬底(SUB)的上表面(TS)到达预定深度。在该沟槽TR1的下部处形成场板电极(FP)，并且在该沟槽TR1的上部处形成栅极电极GE1。栅极电极GE2形成在该沟槽TR2内部。该沟槽TR1的深度比该沟槽TR2的深度深。在平面图中，该沟槽TR1被该沟槽TR2围绕。

公开(公告)号：CN111240453B

公开(公告)日：2024-11-22

申请号：CN201911157764.0

申请日：2019-11-22

Applicant: 瑞萨电子株式会社

Inventor： 青木暖

IPC: G06F1/26

Abstract: 本公开涉及控制器、控制方法和控制程序。本发明解决了当采用Try.SRC或Try.SNK时可能发生的新问题。一种控制器用于实现根据USB Type‑C标准既可以是供电侧也可以是受电侧的DRP兼容设备。控制器被配置为能够：在根据与对方设备的序列确定己方设备的电源角色为表示电力接收方的宿时，执行确定对方设备的端口电源角色是否为Try.SRC的第一过程，并且如果是对方设备的端口电源角色为Try.SRC，则执行将己方设备的端口电源角色切换为仅SRC并且然后继续与对方设备的序列的第二过程。

公开(公告)号：CN118900155A

公开(公告)日：2024-11-05

申请号：CN202410514380.4

申请日：2024-04-26

Applicant: 瑞萨电子株式会社

Inventor： C·马托姆勒 ,  M·索比希 ,  S·格尔德里希

IPC: H04J3/06 ,  H04L1/00

Abstract: 本公开的各实施例涉及处理设备和用于时间戳的方法。本公开涉及一种用于以诸如ASIL(汽车安全完整性等级)D的高完整性等级对数据执行加时间戳的处理设备和方法。处理设备处理包括数据的数据帧。此外，在接收到指示数据帧的处理的触发时，处理设备使用主定时器捕获时间戳。接下来，处理设备基于数据帧和时间戳生成校验数据。此外，处理设备将校验数据连同数据帧和时间戳一起存储在存储器模块中。

公开(公告)号：CN118866958A

公开(公告)日：2024-10-29

申请号：CN202410358270.3

申请日：2024-03-27

Applicant: 瑞萨电子株式会社

Inventor： 柳川洋

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本公开的各实施例涉及半导体器件。半导体器件包括分别经由栅极绝缘膜(GI)形成在一对沟槽TR内部的一对栅极电极GE。一对列区PC在Y方向上彼此间隔开。一对沟槽TR在Y方向上彼此分开地设置，并且在Y方向上设置在一对列区PC之间，并且在X方向上延伸。一对沟槽TR在X方向上的端部通过在Y方向上延伸的连接部TRa彼此连接。连接部TRa与一对沟槽TR集成。一对列区PC沿一对沟槽TR在X方向上延伸，并且在X方向上朝向半导体衬底的外边缘延伸超出连接部TRa。

公开(公告)号：CN111312705B

公开(公告)日：2024-10-25

申请号：CN201911156561.X

申请日：2019-11-22

Applicant: 瑞萨电子株式会社

Inventor： 成田幸辉

IPC: H01L27/02

Abstract: 本申请涉及半导体器件和半导体器件系统。本发明提供放电启动电压相对于电源电压的裕度和钳位电压相对于内部电路的击穿耐压的裕度二者。根据实施例的半导体器件包括：第一放大器电路，用于放大检测信号并输出驱动信号；第二放大器电路，用于对输入到第一放大器电路的检测信号进行反馈放大；以及放电元件，其放电能力根据驱动信号的大小而变化。

公开(公告)号：CN118783921A

公开(公告)日：2024-10-15

申请号：CN202410299483.3

申请日：2024-03-15

Applicant: 瑞萨电子株式会社

Inventor： 柴田贤一 ,  日下祐一

IPC: H03H11/32 ,  H04B1/40

Abstract: 本公开的各实施例涉及平衡‑不平衡转换器电路和半导体设备。平衡‑不平衡转换器电路设置在发送器与公共天线端子之间，该发送器和接收器耦合到该公共天线端子。该平衡‑不平衡转换器包括在一端或两端处耦合到该发送器的电感器L1、该接收器的输入节点、以及设置在地或第一偏置电源之间的电感器L2。该电感器L2包括与该电感器L1具有互感的电感器。该电感器L2是可变电感器。