-
公开(公告)号:JP2018525861A
公开(公告)日:2018-09-06
申请号:JP2017563283
申请日:2016-06-22
Inventor: サミュエル, ロシャン
CPC classification number: H04L27/2647 , G06F13/4295 , H04B1/16 , H04L25/069
Abstract: ユニバーサル非同期受信機/伝送機(UART)モジュールが、開示される。UARTモジュールは、UARTモジュールのデータラインと結合される、エッジ検出器を含んでもよく、エッジ検出器は、立ち上がりおよび立ち下がりエッジ上においてカウンタをリセットする。エッジ検出器は、受信ラインと結合される第1のエッジ検出器回路を備える。外部受信ラインは、バッファおよびデータ復元ユニットと結合され、第1のエッジ検出器は、データ復元ユニットの出力と結合される。
-
公开(公告)号:JP2018525708A
公开(公告)日:2018-09-06
申请号:JP2017564617
申请日:2016-06-15
Inventor: ドルフナー, アンドレアス
CPC classification number: G06F3/0416 , G06F3/044 , G06F2203/04101 , G06F2203/04103 , G06F2203/04801
Abstract: 容量タッチ検出および非タッチ検出のためのセンサ配列は、伝送電極と、評価ユニットに結合された所定の数の受信電極とを有し、評価ユニットは、非タッチ検出モードおよびタッチ検出モードで動作し、伝送電極は、交流電気近接場を発生させ、非タッチ検出モードでは、評価ユニットは、物体の3次元位置を決定するために受信電極からの信号を評価し、タッチ検出モードでは、所定の数の電極によって画定される表面タッチ検出面積が、複数の区分に分割され、各区分内では、所定の数の電極のうちの少なくとも2つの電極が、異なる電極表面積比率が複数の区分毎に形成されるように、その電極表面積の一部を用いて寄与する。
-
公开(公告)号:JP2018523961A
公开(公告)日:2018-08-23
申请号:JP2018503664
申请日:2016-08-22
Inventor: クイグリー, トーマス
CPC classification number: H02M3/33507 , H02M1/36 , H02M3/33523 , H02M2001/0032 , Y02B70/16
Abstract: オフライン電力コンバータは、負荷解除または非アクティブ(無負荷需要)時、非常に少量の電力を引き出し、電力消費は、起動コントローラおよび/または二次側コントローラがスリープモードに入ることを可能にすることによってさらに低減され得る(コントローラ内の機能はシャットダウンされる)。起動コントローラまたは二次側コントローラのいずれかに関するエネルギー貯蔵コンデンサが、低充電状態に到達すると、いずれかのコントローラは、それ自体および他方のコントローラをウェイクさせ、それによって、両方のエネルギー貯蔵コンデンサが、コントローラが低電力スリープモードに戻るために十分にリフレッシュされるまで、電力コンバータがアクティブになることを可能にすることができる。非常に少量の電力をACラインから引き出す本サイクルは、電力コンバータがアウェイクのまま(動作モード)で、電力を負荷に送達することを要求されるまで継続する。
-
公开(公告)号:JP2018519587A
公开(公告)日:2018-07-19
申请号:JP2017562999
申请日:2016-06-17
Inventor: キャザーウッド, マイケル , ミッキー, デイビッド , クリス, ブライアン
IPC: G06F15/78 , G06F15/167
CPC classification number: G06F13/102 , G06F13/16 , G06F13/20 , G06F13/42 , G06F15/167
Abstract: 単一チップマイクロコントローラは、マスタコアと、少なくとも1つのスレーブコアとを有する。マスタコアは、マスタシステムクロックによってクロックされ、スレーブコアは、スレーブシステムクロックによってクロックされ、各コアは、複数の周辺デバイスに関連付けられ、それぞれ、マスタマイクロコントローラおよびスレーブマイクロコントローラを形成する。通信インターフェースが、マスタマイクロコントローラとスレーブマイクロコントローラとの間に提供され、通信インターフェースは、方向を複数の構成データレジスタの各々に割り当てるように構成可能なフロー制御論理と結合される複数の構成可能方向性データレジスタを有する。
-
公开(公告)号:JP2018518765A
公开(公告)日:2018-07-12
申请号:JP2017563221
申请日:2016-06-22
Inventor: サミュエル, ロシャン
CPC classification number: H04L7/0012 , G06F13/4295 , H04L7/005 , H04L41/0681 , H04L43/16 , H04L69/28
Abstract: ユニバーサル非同期受信機/伝送機(UART)モジュールが、開示される。UARTモジュールは、着信データ信号をサンプリングするように構成されるプログラマブル受信機クロックによってクロックされ、該受信機クロックによってクロックされるカウンタを備える、受信機ユニットを含んでもよく、カウンタは、リセットされて、データ信号の立ち下がりエッジの度にカウントを開始し、カウンタがプログラマブル閾値に到達する場合、BRK検出信号をトリガする。
-
公开(公告)号:JP2018516406A
公开(公告)日:2018-06-21
申请号:JP2017561329
申请日:2016-06-01
Inventor: スティードマン, ショーン , ユエンヨンスグール, ヨン , バン イーデン, ジャコバス アルベルトゥス , オッテン, デイビッド , ラジ, ナヴィーン , プリパカ, プレシャント , スラカンティ, プラサンナ
IPC: G06F13/28 , G06F13/30 , G06F13/34 , G06F13/362
Abstract: 組み込みシステムおよびそのようなものを制御するための方法が、開示される。組み込みシステムは、複数のチャネルを備えるダイレクトメモリコントローラを含み、複数のチャネル調停スキームが、プログラム可能であり、DMAコントローラは、規定されたチャネル上のブロックデータ転送を複数の別個のデータ転送に分割するようにプログラム可能であり、規定されたチャネル上のデータ転送が、データ転送の別個のデータ転送間で中断されることができる。
-
公开(公告)号:JP2018515933A
公开(公告)日:2018-06-14
申请号:JP2017559666
申请日:2016-05-11
Inventor: フェスト, ポール
IPC: H01L21/768 , H01L21/3065 , H01L21/316 , H01L21/318 , H01L21/321 , H01L23/532 , H01L21/3205
CPC classification number: H01L21/76816 , H01L23/528
Abstract: スペーサエッチングプロセスは、複数の半導体ダイ内に極細導電性ラインを産生する。トレンチが、第1の誘電体(212)内に形成され、次いで、犠牲フィルム(222)が、第1の誘電体上に堆積され、トレンチ表面が、その中に形成される。平面犠牲フィルムが、第1の誘電体の面およびトレンチの底部から除去され、トレンチ壁上の犠牲フィルム(222a)のみを残す。トレンチ壁上の犠牲フィルム間の間隙は、第2の誘電体(212a)で充填される。第2の誘電体の一部分は、除去され、犠牲フィルムの上部を暴露させる。犠牲フィルムは、除去され、導電性材料で充填された極細間隙を残す。間隙内の導電性材料の上部は、暴露され、「フェンス導体」(218a)を作成する。フェンス導体および周囲絶縁材料の一部分は、適切な場所において除去され、隔離されたフェンス導体を備える、所望の導体パターンを産生する。
-
公开(公告)号:JP6325576B2
公开(公告)日:2018-05-16
申请号:JP2015553819
申请日:2014-01-16
Inventor: カーティス, キース , ドゥベンヘイジ, ファニー
IPC: G06F3/041 , G06F3/044 , G06F3/02 , H01H36/00 , H03K17/965
CPC classification number: H03K17/98 , G06F3/03547 , G06F3/03548 , G06F3/044 , G06F3/04886 , H03K17/962 , H03K17/9622 , H03K17/975 , H03K2017/9602 , H03K2217/9653
-
公开(公告)号:JP6275051B2
公开(公告)日:2018-02-07
申请号:JP2014555690
申请日:2013-01-31
Inventor: ボーリング, スティーブン , バートリン, ジェイムズ イー.
CPC classification number: H03K5/00 , G04F10/005 , G04F10/105 , G06F1/02 , G06F3/00 , G06F13/24 , G06F15/00 , G06F17/50
-
公开(公告)号:JP2018500754A
公开(公告)日:2018-01-11
申请号:JP2017525808
申请日:2015-11-25
Inventor: フェスト, ポール
IPC: H01L21/8239 , H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: H01L45/1273 , H01L27/2463 , H01L45/08 , H01L45/085 , H01L45/122 , H01L45/142 , H01L45/145 , H01L45/146 , H01L45/16 , H01L45/1675
Abstract: 好ましくは、CBRAMまたはReRAMアレイのための抵抗メモリセルを形成する提案された方法は、伝導性層を形成するステップと、露出面積を酸化させるステップと、尖端または縁領域(114)を有する底部電極(102)を形成するように、酸化領域(110)に近接する伝導性層の領域を除去するステップとを含む。電気絶縁ミニスペーサ(118)は、底部電極に隣接して形成され、電解質領域(120A)および上部電極(122A)は、メモリ要素を画定するように、底部電極ならびにミニスペーサの上に形成される。メモリ要素は、電解質領域を介して底部電極尖端領域から上部電極まで伝導性フィラメント/空孔連鎖経路(CP)を画定する。ミニスペーサは、伝導性フィラメント/空孔連鎖経路のための有効面積もしくは閉込ゾーンを減少させる。
-
-
-
-
-
-
-
-
-