公开(公告)号：KR1019980058694A

公开(公告)日：1998-10-07

申请号：KR1019960078028

申请日：1996-12-30

Applicant: 삼성전자주식회사

Inventor： 박종민

IPC: G11C11/413

Abstract: 본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 데이터 판독시 메모리 셀의 기준이 되는 더미 셀의 문턱전압을 재조정할 수 있는 불휘발성 반도체 메모리 장치의 더미 셀 구동회로에 관한 것으로서, 본 발명은 프로그램 또는 소거 상태에 따라 소정의 셀 전류가 흐르거나 차단되는 메모리 셀과, 소정의 기준전류를 흘려주기 위해 불휘발성 셀 트랜지스터로 구비된 더미 셀과, 상기 셀 어레이에 전기적으로 연결된 데이터 라인과 상기 불휘발성 셀 트랜지스터의 드레인 단자에 전기적으로 연결된 더미 데이터 라인으로 각각 상기 셀 전류 및 상기 기준전류를 공급하는 감지증폭회로를 구비한 불휘발성 반도체 메모리 장치의 더미 셀 구동회로에 있어서, 외부로부터 인가되는 제 1 신호에 응답하여, 상기 더미 셀의 불휘발성 셀 트 랜지스터의 제어게이트 단자로 소정레벨의 제 1 전압을 공급하는 제 1 전압공급부와; 외부로부터 인가되는 제 2 신호및 제 3 신호를 입력받아, 상기 제 2 신호에 응답하여 상기 불휘발성 셀 트랜지스터의 드레인 단자에 전기적으로 연결된 상기 더미 데이터 라인으로 소정레벨의 제 2 전압을 공급하고 상기 제 3 신호에 응답하여 상기 더미 데이터 라인을 접지전압으로 디스챠지시키는 제 2 전압공급부로 이루어졌다.

公开(公告)号：KR1019980028162A

公开(公告)日：1998-07-15

申请号：KR1019960047159

申请日：1996-10-21

Applicant: 삼성전자주식회사

Inventor： 박종민

IPC: G11C16/06

Abstract: 본 발명은 플래쉬 메모리 장치에 관한 것으로서, 더 구체적으로는 동일 비트라인상에 연결된 메모리 셀들중 과소거된 메모리 셀을 판독하기 위한 과소거 검증방법에 관한 것으로서, 복수개의 메모리 셀로 이루어진 복수개의 메모리 셀 유니트들과, 상기 메모리 셀 유니트의 제어게이트에 공통 연결된 워드라인들과, 상기 메모리 셀 유니트들의 각 메모리 셀의 드레인 영역에 공통 연결되어 있는 복수개의 비트라인들과, 상기 메모리 셀 유니트들의 각 메모리 셀의 소오스 영역이 소정 전압을 출력하는 소오스라인 구동부에 공통 연결된 셀 어레이를 구비한 플래쉬 메모리 장치의 과소거 검증밥법에 있어서, 선택된 워드라인에 연결되어 있는 선택되지 않은 복수개의 메모리 셀의 제어게이트의 전압에 비해 상기 메모리 셀의 문턱전압이 낮은 메모리 셀이 다수 존재하고 선택된 메모리 셀의 제어게이트에 일정 전압을 인가하여 상기 메모리 셀의 문턱전압의 높고 낮음을 판독하고자 할 때, 상기 소오스 영역에 일정 전압을 인가하고 상기 선택된 워드라인의 전위를 판독하는 것을 특징으로 한다.

公开(公告)号：KR1019980012566A

公开(公告)日：1998-04-30

申请号：KR1019960030425

申请日：1996-07-25

Applicant: 삼성전자주식회사

Inventor： 박종민 ,  정태성

IPC: H01L27/115

公开(公告)号：KR1019970053600A

公开(公告)日：1997-07-31

申请号：KR1019950047556

申请日：1995-12-07

Applicant: 삼성전자주식회사

Inventor： 박종민 ,  임영호

IPC: H01L21/82

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
퓨즈소자를 가지는 반도체 집적회로에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
점유 면적을 최소화 하기 위한 퓨즈소자를 제공함에 있다.
3. 발명의 해결방법의 요지
전류원에 접속되고 이의 전류를 입력하기 위한 제1,2데이타 출력라인과, 상기 전류원 및 제1데이타 출력라인 사이에 채널이 연결되어 상기 전류를 제한하기 위한 제1부하수단과; 상기 전류원 및 제2데이타 출력라인 사이에 채널이 연결되어 상기 전류를 제한하기 위한 제2부하수단과, 상기 제1데이타 출력라인과 접지전압 사이에 병렬 연결되어 인가되는 프로그램전류에 따라 절단되어 특정데이타가 독출되는 홀수번째 퓨즈수단과, 상기 제2데이타 출력라인과 접지전압 사이에 병렬 연결되어 인가되는 프로그램전류에 따라 절단되어 특정데이타가 독출되는 짝수번째 퓨즈수단이 반복적으로 이루어지는 것을 요지로 한다.
4. 발명의 중요한 용도
퓨즈소자를 가지는 반도체 집적회로에 적합하다.

公开(公告)号：KR1019970017673A

公开(公告)日：1997-04-30

申请号：KR1019950030335

申请日：1995-09-16

Applicant: 삼성전자주식회사

Inventor： 박종민

IPC: G11C16/06

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
가상접지전압 생성회로.
2. 발명이 해결하려고 하는 기술적 과제
하나의 단자를 가상접지 단자로서 사용하여 접지 전압을 인가하는 반도체 장치에 있어서 상기 접지단자에 상기 접지전압에 보다 가까운 전압을 인가할 수 있도록 함으로써, 상기 접지전압을 인가하는 일련의 동작이 원활히 수행하도록 하는데 있다.
3. 발명의 해결방법의 요지
내부에 고전압 발생회로가 존재하고, 상기 고전압 발생회로에 의해 고전압이 인가되는 단자를 동작 형태에 따라 접지 전위로도 사용하는 반도체 메모리 장치에 있어서, 상기 접지 전위는 두개의 트랜지스터에 의해 구성되며, 제1트랜지스터의 소오스 단자와 제2트랜지스터의 드레인 단자를 접속하고, 제2트랜지스터의 소오스 단자에 접지 전압을 인가한 후, 제1트랜지스터의 드레인 단자를 상기 접지 전위를 인가하고자 할 때, 상기 두개의 트랜지스터의 게이트에 전원 전압 이상의 전압을 인가하는 상기 접지 전위를 구성하는 것을 특징으로 한다.
4. 발명의 중요한 용도
반도체 메모리에 사용된다.