公开(公告)号：KR1020060058789A

公开(公告)日：2006-06-01

申请号：KR1020040097477

申请日：2004-11-25

Applicant: 한국전자통신연구원

Inventor： 김영세 ,  박영수 ,  전성익 ,  정교일

IPC: H04L9/32

CPC classification number: H04L9/0637 ,  H04L9/0869 ,  H04L9/3242 ,  H04L12/2803

Abstract: 본 발명은 홈 네트워크 시스템에서의 데이터 보안 방법 및 장치에 관한 것으로, 홈 네크워크 시스템에서의 홈 서버와 로컬 디바이스간의 데이터 통신 보안 장치에 있어서, 상기 로컬 디바이스로 전송하고자 하는 데이터에 대하여 AES CBC 모드와 AES CTR 모드를 수행하여 상기 로컬 디바이스로 전송하고자 하는 데이터를 암호화하고, 상기 로컬 디바이스로부터 암호화되어서 전송되어 오는 데이터에 대하여 상기 AES CBC 모드와 상기 AES CTR 모드를 수행하여 복호화하는 홈 서버; 및 상기 홈 서버로 전송하고자 하는 데이터에 대하여 상기 AES CBC 모드와 상기 AES CTR 모드를 수행하여 상기 홈 서버로 전송하고자 하는 데이터를 암호화하거나, 상기 홈 서버로부터 암호화되어서 전송되어 오는 데이터에 대하여 상기 AES CBC 모드와 상기 AES CTR 모드를 수행하여 복호화하는 로컬 디바이스;로 구성된다. 따라서, 본 발명은 현재 특별한 보안 체계없이 위험에 노출되어 있는 홈 네터워크 시스템에서의 댁내 데이터 통신에 대하여 효과적인 보안 방법 및 장치를 제공할 수 있다.

公开(公告)号：KR100576714B1

公开(公告)日：2006-05-03

申请号：KR1020030095373

申请日：2003-12-23

Applicant: 한국전자통신연구원

Inventor： 전용성 ,  박지만 ,  박영수 ,  전성익 ,  정교일

IPC: H04L9/00

CPC classification number: G06F7/584 ,  G06F7/582 ,  H04L9/0662 ,  H04L2209/12

Abstract: 디지털 로직을 이용한 난수 발생 장치 및 방법이 개시되어 있다. 난수 발생 장치는, 내부에 저장된 비트 값들을 순차적으로 이동시키는 쉬프트 레지스터, 상기 쉬프트 레지스터에 저장된 비트 값들을 소정 논리 연산하여 생성한 궤환신호를 생성하는 궤환회로, 쉬프트 레지스터로 입력되는 외부 신호를 생성하는 외부신호 생성회로, 및 궤환신호 및 외부신호를 소정 논리연산하여 쉬프트 레지스터로 출력하는 입력 논리회로를 포함하고, 난수 발생 방법은, 쉬프트 레지스터 내부에 저장된 비트 값들을 순차적으로 이동시키는 단계, 쉬프트 레지스터에 저장된 비트 값들을 소정 논리연산하여 궤환신호를 생성하는 단계, 쉬프트 레지스터로 입력되는 외부 신호를 생성하는 단계, 및 궤환신호 및 외부신호를 소정 논리연산하여 쉬프트 레지스터로 출력하는 단계를 포함한다.

公开(公告)号：KR1020060036768A

公开(公告)日：2006-05-02

申请号：KR1020040085873

申请日：2004-10-26

Applicant: 한국전자통신연구원

Inventor： 박지만 ,  박영수 ,  전성익 ,  김학두 ,  김영세 ,  이정우 ,  김종필 ,  한진희 ,  신진아

IPC: H04L9/32 ,  H04B1/40

Abstract: 본 발명은 USIM 카드 정보를 통하여 무선 시스템 서비스를 이용하는 방법 및 장치에 관한 것으로, 사용자 단말기에서 USIM 카드가 장착되어 있는 휴대용 단말기의 사용자 식별정보를 이용하여 무선 시스템 제공자 서버와 인증을 받아 무선 시스템 서비스를 이용하는 방법에 있어서, (a) 상기 휴대용 단말기의 USIM 카드에 기 저장되어 있는 사용자 식별정보를 수신하는 단계; (b) 상기 사용자 식별정보를 상기 무선 시스템 제공자 서버에 송신하는 단계; 및 (c) 상기 무선 시스템 제공자 서버로부터 시스템 인증 정보를 수신하여 상기 사용자 단말기와 상기 무선 시스템 제공자 서버 사이에서 인증이 이루어지는 단계; (d) 상기 사용자 단말기는 상기 무선 시스템 제공자 서버에서 제공하는 무선 시스템 서비스를 이용하는 단계;로 구성된다. 따라서, 사용자 단말기에서는 간단하면서도 편리하게 외부 무선 시스템 제공자 서버와 인증을 수행하여 무선 시스템 서비스를 이용할 수 있다.

公开(公告)号：KR1020050065976A

公开(公告)日：2005-06-30

申请号：KR1020030097149

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 이윤경 ,  전성익 ,  박영수 ,  이상우 ,  김영세 ,  정교일

IPC: G06F7/06

CPC classification number: H04L9/0643

Abstract: SHA-1 해쉬값 연산 장치 및 방법이 개시되어 있다. SHA-1 해쉬값 연산 장치는 입력 데이터 및 입력 데이터를 소정 처리한 결과 데이터로 이루어진 W 데이터를 출력하는 W 데이터 출력부, 저장부 A에 저장된 A 데이터를 저장하는 저장부 B, 저장부 B에 저장된 B 데이터를 소정 비트 회전 이동하여 저장하는 저장부 C, 저장부 C에 저장된 C 데이터를 저장하는 저장부 D, 저장부 D에 저장된 D 데이터를 저장하는 저장부 E, A 데이터를 소정 비트 회전 쉬프트한 결과, 상기 B, C, D 데이터를 소정 함수로 논리 연산한 결과 상기 E 데이터, 상기 W 데이터 및 소정 상수와 소정 논리 연산하여 저장하는 저장부 A, 소정의 주기마다 상기 각 저장부 A, B, C, D, E에 저장되는 데이터에 각각의 초기값을 각각 가산하는 가산부를 포함한다. 이와 같은 구성으로 부피가 작고 안정성이 높으면서도 고속의 해쉬 함수 연산이 가능하게 된다.

公开(公告)号：KR1020050065129A

公开(公告)日：2005-06-29

申请号：KR1020030096896

申请日：2003-12-24

Applicant: 한국전자통신연구원

Inventor： 이상우 ,  이윤경 ,  김영세 ,  박영수 ,  전성익

IPC: G06F7/52

Abstract: 본 발명은 유한체 다항식 나눗셈 장치 및 그 방법에 관한 것으로 특히, 타원 곡선 암호(Ellitpic Curve Cryptography)를 위한 고속의 유한체 다항식 나눗셈 연산장치 및 그 방법에 관한 것이다.
본 발명이 제공하는 유한체 다항식 나눗셈 장치는 입력 값인 제수 다항식, 피제수 다항식, 기약 다항식를 저장하고, 상기 다항식의 나눗셈 연산의 결과값을 저장하며, 상기 나눗셈 연산을 수행하기 위한 중간 계산값을 저장하는 레지스터부; 상기 레지스터부의 저장값에 대한 배타적 논리합을 수행하는 배타적 논리합 연산부; 상기 레지스터부의 저장값 그리고/또는 상기 배타적 논리합 연산부의 결과값에 대하여 쉬프트 연산을 수행하는 쉬프트 연산부; 상기 제수 다항식 그리고/또는 상기 레지스터부의 저장값의 차수를 구하는 차수 검색부; 및 상기 레지스터부와 쉬프트 연산부의 입력 선택 신호를 생성하기 위하여 상기 레지스터부의 저장값의 차수(order)를 비교하는 차수 비교부를 포함하여 본 발명의 목적 및 기술적 과제를 달성한다.

公开(公告)号：KR1020040045517A

公开(公告)日：2004-06-02

申请号：KR1020020073321

申请日：2002-11-23

Applicant: 한국전자통신연구원

Inventor： 이윤경 ,  김영세 ,  이상우 ,  전성익 ,  박영수

IPC: H04L9/06

CPC classification number: H04L9/0631 ,  H04L9/0637 ,  H04L2209/122 ,  H04L2209/24

Abstract: PURPOSE: An apparatus and a method for decrypting block data using a Rijndael algorithm are provided to reduce a period of time for performing an encryption process and a decryption process by sharing encryption module with decryption module and integrating shift operation and replace operation. CONSTITUTION: An apparatus for decrypting block data using a Rijndael algorithm includes an input key adder unit, a round-calculation unit. The input key adder(300) performs an exclusive logical OR operation for block data and input encryption keys. The round calculation unit(302) performs an encryption/decryption process corresponding to one round by using an output of the input key adder and an input encryption key. The round control unit(301) controls the round calculation unit to count the number of rounds and perform repeatedly the encryption/decryption process.

Abstract translation: 目的：提供一种使用Rijndael算法解密块数据的装置和方法，以通过与解密模块共享加密模块并整合移位操作和替换操作来减少用于执行加密处理和解密处理的时间段。 构成：使用Rijndael算法解密块数据的装置包括输入密钥加法器单元，循环计算单元。 输入密钥加法器（300）对块数据和输入的加密密钥进行异或运算。 循环计算单元（302）通过使用输入密钥加法器和输入加密密钥的输出来执行与一轮相对应的加密/解密处理。 回合控制单元（301）控制回合计算单元对轮数进行计数，并重复执行加密/解密处理。

公开(公告)号：KR1020040045152A

公开(公告)日：2004-06-01

申请号：KR1020020073187

申请日：2002-11-22

Applicant: 한국전자통신연구원

Inventor： 김영세 ,  전용성 ,  이상우 ,  이윤경 ,  전성익 ,  박영수

IPC: G06F7/52

Abstract: PURPOSE: A modular multiplying device is provided to successively perform a modular operation by removing the complexity and a delay, and removing or minimizing the delay due to a process inputting data to a modular multiplier from a memory as omitting a Montgomery correction factor calculation process needed during the operation process. CONSTITUTION: A CPU(120) is connected to a system bus(100). The memory(110) inputs/outputs the data needed for the modular multiplication operation. The 2-step registers(101-103) respectively store a multiplier, a multiplicand, and a modulus inputted from the system bus. An operation core(105) performs the modular operation by receiving the data stored in the 2-step registers, outputs a carry-out and a sum-out by dividing a result value, and stores the shift data and a Montgomery correction factor occurred during the operation process. A state register(107) stores/informs the outside of an operation state. A control register(108) receives/stores a control signal of the CPU. A register group(109) stores the partial multiplication during the multiplication operation, and stores/outputs the final result value.

Abstract translation: 目的：提供模块化乘法装置，以通过消除复杂性和延迟，以及消除或最小化由于将数据从存储器输入到模数乘法器的过程所需的延迟，以省略所需的蒙哥马利校正因子计算过程来连续执行模块化操作 在操作过程中。 构成：CPU（120）连接到系统总线（100）。 存储器（110）输入/输出模乘操作所需的数据。 2步寄存器（101-103）分别存储从系统总线输入的乘法器，乘法器和模数。 操作核心（105）通过接收存储在2步寄存器中的数据来执行模块化操作，通过除以结果值来输出进位输出和总和，并存储移位数据和在 操作流程。 状态寄存器（107）存储/通知外部操作状态。 控制寄存器（108）接收/存储CPU的控制信号。 寄存器组（109）在乘法运算期间存储部分乘法，并存储/输出最终结果值。

公开(公告)号：KR100426303B1

公开(公告)日：2004-04-08

申请号：KR1020010051963

申请日：2001-08-28

Applicant: 한국전자통신연구원

Inventor： 박지만 ,  주홍일 ,  박영수

IPC: G06K19/07

Abstract: PURPOSE: A smart card is provided to satisfy the ISO/ICE 7816(international Organization for Standardization/International Electrotechnical Commission) as a contact standard and the ISO/ICE 14443 as a non-contact standard, and to enable a non-contact interface to generate a reset signal and a clock from a wireless signal of a card reader. CONSTITUTION: The smart card(1) includes a CPU(22), a memory(23) and a crypto module(21). The CPU(22) communicates with a system logic circuit(30) through a bus. The system logic circuit(30) intermediates the communication between the CPU(22) and the card reader connecting through a contact interface or a non-contact interface. The contact interface connects contact terminals(P1-P5) with the system logic circuit(30). The non-contact interface connects a non-contact antenna(26) with the system logic circuit(30). The non-contact interface includes the RFC(Radio Frequency Circuit)(40). The RFC(40) detects power, a reset signal, the clock and data(RFI-TX) from the signal received by the non-contact antenna(26), provides it to the system logic circuit(30), and provides the data(RFI-RX) from the system logical circuit(30) to the card reader.

Abstract translation: 目的：提供智能卡以满足ISO / ICE 7816（国际标准化组织/国际电工委员会）作为联络标准，并提供ISO / ICE 14443作为非接触标准，并使非接触式接口 根据读卡器的无线信号产生复位信号和时钟。 构成：智能卡（1）包括CPU（22），存储器（23）和加密模块（21）。 CPU（22）通过总线与系统逻辑电路（30）通信。 系统逻辑电路（30）将CPU（22）和读卡器之间的通信通过接触式接口或非接触式接口进行中介。 触点接口将接触端子（P1-P5）与系统逻辑电路（30）连接。 非接触式接口将非接触式天线（26）与系统逻辑电路（30）连接。 非接触式接口包括RFC（射频电路）（40）。 RFC（40）从非接触天线（26）接收的信号中检测功率，复位信号，时钟和数据（RFI-TX），并将其提供给系统逻辑电路（30），并提供数据 （RFI-RX）从系统逻辑电路（30）传送到读卡器。

公开(公告)号：KR100416233B1

公开(公告)日：2004-01-31

申请号：KR1020010082619

申请日：2001-12-21

Applicant: 한국전자통신연구원

Inventor： 최용제 ,  김호원 ,  김무섭 ,  박영수 ,  류희수

IPC: H04L9/14

Abstract: PURPOSE: An encryption system for an F8 encryption algorithm and an F9 integrity verification algorithm of IMT(International Mobile Telecommunication)-2000 system is provided to enhance the security of data by using a data encryption calculator between a terminal and an RNC system. CONSTITUTION: An encryption system includes an input/output system bus(10), a register file(11), a memory portion(13), and an F8_F9 calculator(12). The register file is used for storing input variables of an F8 encryption algorithm and an F9 integrity verification algorithm. The memory portion stores encoded output data and authentication code generation object data of the F8 encryption algorithm and the F9 integrity verification algorithm. The F8_F9 calculator performs selectively the F8 encryption algorithm and the F9 integrity verification algorithm in order to provide a message authentication code to the register file and output the encoded output data to the memory portion.

Abstract translation: 目的：提供IMT（国际移动电信）-2000系统的F8加密算法和F9完整性验证算法的加密系统，以通过在终端和RNC系统之间使用数据加密计算器来增强数据的安全性。 组成：加密系统包括输入/​​输出系统总线（10），寄存器文件（11），存储器部分（13）和F8_F9计算器（12）。 寄存器文件用于存储F8加密算法和F9完整性验证算法的输入变量。 存储器部分存储F8加密算法和F9完整性验证算法的编码输出数据和认证码生成对象数据。 F8_F9计算器选择性地执行F8加密算法和F9完整性验证算法，以便向寄存器文件提供消息认证码并将编码的输出数据输出到存储器部分。

公开(公告)号：KR1020030052602A

公开(公告)日：2003-06-27

申请号：KR1020010082619

申请日：2001-12-21

Applicant: 한국전자통신연구원

Inventor： 최용제 ,  김호원 ,  김무섭 ,  박영수 ,  류희수

IPC: H04L9/14

CPC classification number: H04L9/0625

Abstract: PURPOSE: An encryption system for an F8 encryption algorithm and an F9 integrity verification algorithm of IMT(International Mobile Telecommunication)-2000 system is provided to enhance the security of data by using a data encryption calculator between a terminal and an RNC system. CONSTITUTION: An encryption system includes an input/output system bus(10), a register file(11), a memory portion(13), and an F8_F9 calculator(12). The register file is used for storing input variables of an F8 encryption algorithm and an F9 integrity verification algorithm. The memory portion stores encoded output data and authentication code generation object data of the F8 encryption algorithm and the F9 integrity verification algorithm. The F8_F9 calculator performs selectively the F8 encryption algorithm and the F9 integrity verification algorithm in order to provide a message authentication code to the register file and output the encoded output data to the memory portion.

Abstract translation: 目的：提供IMT（国际移动通信）-2000系统的F8加密算法和F9完整性验证算法的加密系统，通过使用终端与RNC系统之间的数据加密计算器来增强数据的安全性。 构成：加密系统包括输入/​​输出系统总线（10），寄存器文件（11），存储器部分（13）和F8_F9计算器（12）。 寄存器文件用于存储F8加密算法和F9完整性验证算法的输入变量。 存储器部分存储F8加密算法和F9完整性验证算法的编码输出数据和认证码生成对象数据。 F8_F9计算器选择性地执行F8加密算法和F9完整性验证算法，以便向寄存器文件提供消息验证码并将编码的输出数据输出到存储器部分。