-
公开(公告)号：KR1020010019702A
公开(公告)日：2001-03-15
申请号：KR1019990036256
申请日：1999-08-30
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: PURPOSE: The ATM multiplexing/demultiplexing unit between an MSC and a BSC in an IMT-2000 network and a method thereby are provided to increase the efficiency of system configuration over the whole network by efficiently configuring an ATM interface module in accepting a plurality of BTSs(Base station Transceiver Systems). CONSTITUTION: The ATM multiplexing/demultiplexing module consists of a processor(201), a CAM(Content Addressable Memory)(202), a DPRAM(203), a mux/demux FPGA(204), a physical layer interface chip(205), an optical interface module(206) and a FIFOs(207-209). An MPC860SAR processor as the processor(201) is used to process an AAL5 SAR(Segmentation And Reassembly) function for signaling with an ATM exchange and a control function for the whole of a board at the same time. As the MPC860SAR processor(201) assigns a specific port to a UTOPIA bus and transmits AAL type5 ATM cells after segmenting and reassembling, an additional processor for the AAL5 SAR function is not necessary. In case that the ATM multiplexing/demultiplexing module has packet data to be transmitted to the ATM exchange for signal processing, the processor(201) reassembles cells into a cell of 53 bytes and transmits the cell to the ATM exchange through the UTOPIA bus via the FIFO(207), the mux/demux FPGA(204) and the optical interface module(206). In case that the processor(201) receives a cell from the ATM exchange, the cell is discriminated by the CAM(202) and the mux/demux FPGA(204) and transmitted to the processor(201) through the UTOPIA bus. The processor(201) segments the cell.
Abstract translation: 目的：提供IMT-2000网络中的MSC和BSC之间的ATM复用/解复用单元及其方法，以通过有效地配置ATM接口模块来接受多个BTS来提高整个网络的系统配置效率 （基站收发系统）。 构成：ATM复用/解复用模块由处理器（201），CAM（内容寻址存储器）（202），DPRAM（203），复用/解复用FPGA（204），物理层接口芯片（205） ，光接口模块（206）和FIFO（207-209）。 作为处理器（201）的MPC860SAR处理器用于处理用于ATM交换机的信令的AAL5 SAR（分段和重新组合）功能以及整个板卡的控制功能。 由于MPC860SAR处理器（201）将特定端口分配给UTOPIA总线，并在分段和重新组装之后发送AAL 5型ATM信元，因此不需要AAL5 SAR功能的附加处理器。 在ATM复用/解复用模块具有要发送到ATM交换机以进行信号处理的分组数据的情况下，处理器（201）将小区重新组合成53字节的小区，并通过UTOPIA总线将该小区发送到ATM交换机 FIFO（207），复用/解复用FPGA（204）和光接口模块（206）。 在处理器（201）从ATM交换机接收单元的情况下，该单元由CAM（202）和多路复用/解复用FPGA（204）鉴别，并通过UTOPIA总线传送到处理器（201）。 处理器（201）对单元进行分段。
-
公开(公告)号：KR100258179B1
公开(公告)日：2000-06-01
申请号：KR1019970064816
申请日：1997-11-29
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: PURPOSE: A next mobile communication network using PSTN(public switched telephone network) interface is provided to implement an efficient configuration of network system by constituting an interface to interface between IMT-2000 and PSTN. CONSTITUTION: A PSTN interface(101) connected with an ATM exchange(102) controls a signal-processing device of changing/inverse-changing a PSTN protocol into an ATM control protocol and a call control/interface. The ATM exchange(102), accommodating a plurality of control centers(104), allows strolling of IMT-2000 user. The control center(104) is connected with the ATM exchange(102) through the ATM. A plurality of base stations(105) connected with the control center(104) performs an end-point function related to the interface according to the wireless rule. A mobile station(106), connected with the base stations(105) by the wireless rule, includes an audio encoding function.
Abstract translation: 目的：提供使用PSTN（公共交换电话网）接口的下一个移动通信网络，通过构成IMT-2000和PSTN之间的接口接口来实现网络系统的有效配置。 构成：与ATM交换机（102）连接的PSTN接口（101）控制将PSTN协议改变/逆变成ATM控制协议和呼叫控制/接口的信号处理设备。 容纳多个控制中心（104）的ATM交换机（102）允许漫游IMT-2000用户。 控制中心（104）通过ATM与ATM交换机（102）连接。 与控制中心（104）连接的多个基站（105）根据无线规则执行与接口相关的端点功能。 通过无线规则与基站（105）连接的移动台（106）包括音频编码功能。
-
公开(公告)号：KR1019990052556A
公开(公告)日：1999-07-15
申请号：KR1019970072049
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 본 발명은 차세대 이동통신망인 IMT-2000 망에 있어서, 비동기 전송모드(ATM) 교환기와 망 형태에 따라 ATM 사용자와 망간 또는 ATM 망간 정합규격에 의하여 여러 개의 기지국을 수용하고, 핸드오버 기능 등을 수행하는 제어국에서 여러 개의 기지국을 효율적으로 수용할 수 있도록 함으로써, 망 전체적으로 시스템의 효율성을 향상시키 수 있는 차세대 이동통신망에서 기지국 정합을 위한 제어국의 구조에 관한 것이다.
-
公开(公告)号：KR100198790B1
公开(公告)日：1999-06-15
申请号：KR1019960063180
申请日：1996-12-09
Applicant: 한국전자통신연구원 , 주식회사 엘지데이콤
IPC: H04B3/23
Abstract: 본 발명은 통신망에서 반향을 제거하기 위한 반향 제거기에 관한 것으로, 특히 하나의 DSP에서 여러 채널에 대한 반향 제거를 수행할 수 있도록 하기 위해, 탭수가 큰 적응필터(LADF)와 탭수가 작은 적응필터(SADF)등을 사용하여 긴 지연시간을 갖는 임펄스 응답에도 계산량을 줄일 수 있도록 한 반향 제거기에 관해 개시된다.
-
公开(公告)号：KR100171025B1
公开(公告)日：1999-03-30
申请号：KR1019950053620
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H04L27/01
Abstract: 본 발명은 디지탈 이동통신 교환기와 기존의 공중전화망과의 연동시 발생하는 반향을 제거하는 데 있어서 반향 경로의 임펄스 응답중에서 그 크기가 일정 크기 이상인 부분에서만 적응필터가 사용됨으로써, 상대적으로 적은 탭수를 가지지만 여러개가 사용되어 하나의 디지탈 신호처리 프로세서(DSP)에서 더 많은 채널에 대한 반향 제거를 수행할 수 있도록 하는 반향 제거기용 적응필터에 관한 것으로서, 참조입력신호를 입력받으며, LD 샘플만큼 지연시키는 LD 샘플지연회로의 N개가 직렬로 연결된 지연회로; 상기 N개의 LD 샘플지연 회로의 각각의 출력신호 또는 참조입력신호 중에서 일 신호와 반향입력신호를 입력받아 적응필터링을 수행하여 반향을 제거하는 (N+1)개의 L 탭 적응필터; 및 상기 적응필터 중에서 가장 큰 값을 출력하는 적응필터만을 제어 신호를 통해서 계속 필터링해서 반향을 제거하게 하고 나머지는 적응필터 기능을 수행하지 못하도록 디스에이블시키는 제어 및 선택회로로 구성된다.
-
Patent Agency Ranking
公开(公告)号：KR1019970056493A
公开(公告)日：1997-07-31
申请号：KR1019950053620
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H04L27/01
Abstract: 본 발명은 반향제거기용 적응 필터에 관한 것으로, 특히 디지탈 이동통신 교환기와 기존의 공중전화망과의 연동시 발생하는 반향을 제거하는데 있어서 상대적으로 적은 탭수를 갖으나 여러개가 사용되어 하나의 디지탈 신호처리 프로세서(DSP) 여러 채널에 대한 반향 제거를 수행할 수 있는 효과적인 적응필터에 관한 것이다. 본 발명은 참조입력신호를 입력 받으며, LD 샘플만큼 지연시키는 LD 샘플지연회로의 N개가 직렬로 연결된 지연회로; 상기 N개의 LD 샘플지연회로의 각각의 출력신호 또는 참조입력신호 중에서 일신호와 반향입력신호를 입력받아 적응필터링을 수행하여 반향을 제거하는(N+1)개의 L 탭 적응 필터; 및 상기 적응 필터 중에서 가장 큰 값을 출력하는 적응필터만을 제어신호를 통해서 계속 필터링해서 반향을 제거하게 하고 나머지는 적응필터 기능을 수행하지 못하도록 디스에이블시키는 제어 및 선택회로로 구성된다.
-
-
-
公开(公告)号：KR1019960015865B1
公开(公告)日：1996-11-22
申请号：KR1019930026126
申请日：1993-12-01
Applicant: 한국전자통신연구원
IPC: H04L29/10
Abstract: The circuit reduces many IC's and power consumption by implementing the echo-cancelling device including a SHW(Sub HighWay) matching circuit, a TD(Processor Control)-Bus matching circuit and a maintenance circuit as one pack, and more includes a SHW matching circuit receiving a data base clock, a synch signal and the data between a mobile and fixed client to match them with the pack signal to cancel the echo; a TD-Bus matching circuit matching a control bus signal with the pack to match the pack control signal with a time switch control processor; a maintenance circuit receiving error and separation signals from the said circuits and providing error signal to the SHW, TD-Bus matching circuit and an alarm generator.
Abstract translation: 该电路通过实现包括SHW（Sub HighWay）匹配电路，TD（处理器控制） - 匹配电路和作为一个包的维护电路的回波消除装置来减少许多IC和功耗，并且还包括一个SHW匹配电路 接收数据基时钟，同步信号和移动和固定客户端之间的数据，使其与包信号匹配以消除回声; 一个TD-Bus匹配电路，将控制总线信号与该包匹配，以使包控制信号与一时间开关控制处理器匹配; 接收来自所述电路的误差和分离信号的维护电路，并向SHW，TD-总线匹配电路和报警发生器提供误差信号。
-
公开(公告)号：KR1019960015851B1
公开(公告)日：1996-11-22
申请号：KR1019940016752
申请日：1994-07-12
Applicant: 한국전자통신연구원
IPC: H04B7/15
CPC classification number: H04Q3/54516 , H04B3/23 , H04M3/002
Abstract: The method reduces the product cost by dispensing additional ROMs and RAMs for a DSP, and comprises the steps of: maintaining all DSPs to be reset status; releasing the reset status of an wanted DSP to make the other DSPs have a high impedance to down-load the DSP; writing a number of the down-loaded DSP on a latch to be identified to sending an interrupt to the DSP; fetching the interrupt to read the data on the latch to comparing it with the DSP number; checking the remained DSP to be down-loaded for a match; repeating the down-loading step certain times on a same DSP; informing a failure of the down-load for the DSP for continuous mismatches; sending the 2nd interrupt to all DSPs for performing normal operations; disabling all DSP reset and off signals but enabling their hold signals to make the external bus and signal line have the high impedance.
Abstract translation: 该方法通过为DSP分配额外的ROM和RAM来降低产品成本，并且包括以下步骤：将所有DSP保持复位状态; 释放所需DSP的复位状态，使其他DSP具有高阻抗来降低DSP; 将多个下载的DSP写入锁存器，以识别向DSP发送中断; 获取中断以读取锁存器上的数据，将其与DSP数字进行比较; 检查剩余的DSP被下载以进行匹配; 在同一个DSP上重复下载步骤一定次数; 通知DSP连续不匹配的下载故障; 向所有DSP发送第二个中断以执行正常操作; 禁用所有DSP复位和关闭信号，但使能其保持信号使外部总线和信号线具有高阻抗。
-
-
-
-
-
-
-
-
-
Search Results
113
records
(took 0.021 seconds)
