-
-
公开(公告)号：KR1019950016419A
公开(公告)日：1995-06-17
申请号：KR1019930025357
申请日：1993-11-26
Applicant: 한국전자통신연구원
IPC: H04W88/08
Abstract: 본 발명은 디지틀 이동통신 교환기내에 이용되는 반향제거장치에 관한 것으로, 특징 디지틀 이동통교환기와 기존의 공중전화망(PSTN)과의 연동시 발생하는 반향을 제거하는 전화망 반향 제거장치에 관한 것으로, 상위 프로세서인 타임 스위치 제어 프로세서와 정보를 송수신하기 위한 TD-버스 정합수단(100), 상기 TD-버스 정합수단(100)에 연결되어 자신이 속한 시스템을 제어 및 감독하는 제어수단(200), 상기 TD-버스 정합수단(100)과 상기 제어수단(200)을 통해 해당 채녈을 외부의 타임 스위치 장치에서 받아 반향 제거를 수행하여 상기 제어수단(200)과 타임 스위치 장치로 전송하는 DSP수단(300), 및 상기 DSP수단(300)으로부터의 반향 제거된 채널을 타임 스위치 장치로 전송할 때 데이터의 충돌을 피하고 오류가 발생한 DSP의 영향을 받지 않고 데이터를 송출할 수 있도록 하는 서브 하이웨이 정합수단(400)을 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR1019970003981B1
公开(公告)日：1997-03-24
申请号：KR1019940014066
申请日：1994-06-21
Applicant: 한국전자통신연구원
IPC: H04L27/01
Abstract: The controlling circuit of an echo canceller comprises: a controller(100) for performing overall control functions relative to an echo cancellation; a first data latch(120) for writing information to be transmitted; a second data latch(130) for writing information on the controller(100); a first interrupt latch(140) for transmitting interrupt to a plurality of digital signal processors(DSP); a second interrupt latch(150) for transmitting the interrupt to a specific DSP; a reset latch(160) for controlling enable and disable of each reset signal of the DSPs; an OFF latch(170); a HOLD latch(180); a decoder(190); and an interrupt encoder(200).
Abstract translation: 回波消除器的控制电路包括：控制器（100），用于执行相对于回波消除的总体控制功能; 用于写入要发送的信息的第一数据锁存器（120） 用于在所述控制器（100）上写入信息的第二数据锁存器（130）; 用于向多个数字信号处理器（DSP）发送中断的第一中断锁存器（140）; 用于将所述中断发送到特定DSP的第二中断锁存器（150）; 复位锁存器（160），用于控制DSP的每个复位信号的使能和禁止; OFF锁存器（170）; HOLD闩锁（180）; 解码器（190）; 和中断编码器（200）。
-
公开(公告)号：KR1019960003145A
公开(公告)日：1996-01-26
申请号：KR1019940014065
申请日：1994-06-21
Applicant: 한국전자통신연구원
IPC: H04L27/01
Abstract: 본 발명은 이동통신 교환망(PLMN)과 공중 전화망(PSTN)의 연동시 발생되는 반향(echo)을 제기하는 회로의 구현에 있어서, 복잡성을 제거하여 회로를 간단하면서도 경제적으로 구성할 수 있는 반향 제거회로에 관한 것으로, 1칩 컨트롤러(210)의 어드레스들 입력으로 하이 각종 레치들 가운데 필요에 따라서 해당 래치를 인에이블 시키는 신호를 출력함과 아울러 1칩 컨트롤러(210)와 반향 제거 기능을 수행하는 복수의 DSP들(321~32n) 사이에 주고 반는 데이타를 래치하는 디코더 및 래치 회로(220)와, DSP 프로그램을 저장하는 EPROM(310)과, DSP가 반향 제거할 PCM 음성 데이타 및 반향 제거한 PCM 데이타를 타임 스위치 장치와 송수신하는 PCM 서브하이웨이 정합회로(400)를 포함한다. 이로써, 하나의 EPROM(310)으로 부티 복수의 DSP를 (321~32n) 각각이 자신의 내부 메모리로 DSP 프로그램을 다운로딩 받으므로, 각각의 DSP애 프로그램 R0M이나 데이터 RAM을 할당할 필요가 없으며, l칩 콘트롤러(210) 그리고 디코더 및 래치 회로(220)가 EPROM(310)과 복수의 DSP들(321~328)간에 공통으로 연결된 어드레스 버스 및 데이타 버스의 중재를 수행해 줌으로써 별도의 버스 중재 회로가 업어도 데이타의 충돌을 방지할 수 있다.
-
公开(公告)号：KR100152396B1
公开(公告)日：1998-11-02
申请号：KR1019950038766
申请日：1995-10-31
Applicant: 한국전자통신연구원
IPC: H04B7/005
CPC classification number: H04J3/062
Abstract: 본 발명은 PCM 데이타를 메모리에 일시 저장하였다가 일정한 시간후에 다시 읽어들여 출력함으로써 PCM 데이타를 시간적으로 지연시키는 PCM 데이타 지연회로에 관한 것이다.
본 발명은 타임 스위치장치로 부터 수신된 직렬형태의 소정 채널의 PCM 데이타를 송수신하는 서브 하이웨이(SHW)송수신수단과, 서브 하이웨이 송수신수단을 통해 수신된 직렬형태의 PCM 데이타를 제공하는 동작클럭에 따라 메모리에 저장하기 위해 소정 비트의 병렬 데이타로 변환하거나 메모리에 저장된 병렬형태의 PCM 데이타를 직렬로 변환하는 직/병렬 및 병/직렬 변환수단과, 직/병렬 및 병/직렬 변환수단을 통해 변환된 PCM 데이타를 일시 저장하기 위한 메모리와, 초기 또는 동작중에 데이타의 지연시간을 설정하는 지연시간설정수단과, 서브 하이웨이 송수신수단으로 부터 공급되는 클럭 및 동기펄스에 따라 지연시간설정수단의 설정값과 메모리의 쓰기 어드레스를 비교하여, 메모리의 읽기 어드레스를 초기화하거나 메모리에 쓰기 또는 읽기 위한 � �드레스 및 액세스 제어신호를 제공하고, 직/병렬 및 병/직렬 변환수단에 동작클럭을 제공하는 비교 및 제어수단으로 구성되어 소정 채널의 PCM 데이타를 임의의 프레임 동안 지연시킬 수가 있는 것이다.-
Patent Agency Ranking
公开(公告)号：KR1019970031697A
公开(公告)日：1997-06-26
申请号：KR1019950042068
申请日：1995-11-17
Applicant: 한국전자통신연구원
IPC: H04M3/22
Abstract: 본 발명은 디지탈 이동통신 교환기내에 들어가는 반향제거장치에 관한 것으로 특히, 타임 스위치 제어프로세서측에서 수신되는 직렬형태의 모드/어드레스 데이타를 정합하여 병렬형태의 데이타로 변환하여 출력하고 출력측에서 입력되는 병렬형태의 데이타를 상기 타임스위치 제어프로세서측으로 직렬형태의 모드/어드레스 데이타로 변환 전송하는 데이타 정합수단과, 타임스위치장치와 정합되는 서브하이웨이 정합수단과, 제어신호의 입력에 따라 상기 서브하이웨이 정합수단과 데이타를 송수신하여 내부 또는 전체 시스템의 반향제거 동작중 발생되는 오류 검출과 유지보수 기능을 수행하며 FI(Fault Interfacc)와 정합되는 유지보수수단과, 제어신호의 입력에 따라 상기 데이타 정합수단으로 부터 출력되는 데이타를 입력받아 상기 서브하이웨이 정합 수단의 동작을 제어하는 데이타 처리수단 및 상기 데이타 정합수단으로 입력되는 모드에 대한 데이타에 따라 상기 데이타 처리수단과 유지보수수단을 제어하는 반향제거 동작 제어수단등을 구비하는 회로팩들을 다수개 포함하여 16개의 DSP를 실장하여 LECA당 64채널에 대해 반향제거를 수행할 수 있게 하여 반향제거회로팩을 최대 16매까지 실장한 경우에는 1024채널에 대하여 반향제거 또는 반향제거 해제를 할 수 있다.
-
-
-
公开(公告)号：KR1019950013309A
公开(公告)日：1995-05-17
申请号：KR1019930021725
申请日：1993-10-19
Applicant: 한국전자통신연구원
IPC: H04Q11/04
Abstract: 본 발명은 전화망 방향제거 장치 및 방법에 관한 것으로, 기존 상용 반향제거의 복잡한 중계선 인터페이스ghl호, 시그날링 인터페이스회로, 디스에이블링회로 등이 필요없고, 반향제거가 필요한 중계선이 24채널을 수용하는 T1방식(1.544Mbps)과 32채널인 (2.048Mbps)중 어떤 방식을 사용하더라도 관계없으며, 즉 중계선의 방식에 상관없이 타임스위치와 연동하여 동작할수 있는 반향제거기를 실현할 수 있어서 경계적이 반향제거기를 구성할수 있다. 또한, 중계선상에 위치하지 않으므로서 중계선의 신뢰도를 저하시키지 않고, 반향제거가 필요한 때만 타임스위치와 연동시켜 반향제거를 하므로서, 상대적으로 적은 반향제거기를 가지고 효율적으로 반향제거를 할수 있어서 경제적이고, 또한 반향제거기와 타임스위치가 연동되어 반형제거를 수행하므로서 반향제거기를 중계선 채널 위치에 관계없이 스위치 제어 프로세서의소프트웨어에 의한 임의 배정이 가능하기 때문에 반향제거기의 고장에 신축적으로 대처할 수 있고, N+1 리던던스(Rrdundance)등으로 전체적인 시스템 신뢰도 향상이 가능하도록 하는 효과가 있다.
-
公开(公告)号：KR100152716B1
公开(公告)日：1998-11-02
申请号：KR1019950042068
申请日：1995-11-17
Applicant: 한국전자통신연구원
IPC: H04M3/22
Abstract: 본 발명은 디지탈 이동통신 교환기내에 들어가는 반향제거장치에 관한 것으로 특히, 타임 스위치 제어프로세서측에서 수신되는 직렬형태의 모드/어드레스 데이타를 정합하여 병렬형태의 데이타로 변환하여 출력하고 출력측에서 입력되는 병렬형태의 데이타를 상기 타임스위치 제어프로세서측으로 직렬형태의 모드/어드레스 데이타로 변환 전송하는 데이타 정합수단과, 타임스위치장치와 정합되는 서브하이웨이 정합수단과, 제어신호의 입력에 따라 상기 서브하이웨이 정합수단과 데이타를 송수신하여 내부 또는 전체 시스템의 반향제거 동작중 발생되는 오류 검출과 유지보수 기능을 수행하며 FI(Fault Interface)와 정합되는 유지보수수단과, 제어신호의 입력에 따라 상기 데이타 정합수단으로부터 출력되는 데이타를 입력받아 상기 서브 하이웨이 정합 수단의 동작을 제어하는 데이타 처리수단 및 상기 데이타 정합수단으로 입력되는 모드에 대한 데이타에 따라 상기 데이타 처리수단과 유지보수수단을 제어하는 반향제거 동작 제어수단등을 구비하는 회로팩들을 다수개 포함하여 16개의 DSP를 실장하여 LECA당 64채널에 대해 반향제거를 수행할 수 있게 하여 반향제거회로팩을 최대 16매까지 실장한 경우에는 1024채널에 대하여 반향제거 또는 반향제거 해제를 할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.019 seconds)
