-
公开(公告)号：KR1020040045517A
公开(公告)日：2004-06-02
申请号：KR1020020073321
申请日：2002-11-23
Applicant: 한국전자통신연구원
IPC: H04L9/06
CPC classification number: H04L9/0631 , H04L9/0637 , H04L2209/122 , H04L2209/24
Abstract: PURPOSE: An apparatus and a method for decrypting block data using a Rijndael algorithm are provided to reduce a period of time for performing an encryption process and a decryption process by sharing encryption module with decryption module and integrating shift operation and replace operation. CONSTITUTION: An apparatus for decrypting block data using a Rijndael algorithm includes an input key adder unit, a round-calculation unit. The input key adder(300) performs an exclusive logical OR operation for block data and input encryption keys. The round calculation unit(302) performs an encryption/decryption process corresponding to one round by using an output of the input key adder and an input encryption key. The round control unit(301) controls the round calculation unit to count the number of rounds and perform repeatedly the encryption/decryption process.
Abstract translation: 目的：提供一种使用Rijndael算法解密块数据的装置和方法，以通过与解密模块共享加密模块并整合移位操作和替换操作来减少用于执行加密处理和解密处理的时间段。 构成：使用Rijndael算法解密块数据的装置包括输入密钥加法器单元，循环计算单元。 输入密钥加法器（300）对块数据和输入的加密密钥进行异或运算。 循环计算单元（302）通过使用输入密钥加法器和输入加密密钥的输出来执行与一轮相对应的加密/解密处理。 回合控制单元（301）控制回合计算单元对轮数进行计数，并重复执行加密/解密处理。
-
公开(公告)号：KR1020040045152A
公开(公告)日：2004-06-01
申请号：KR1020020073187
申请日：2002-11-22
Applicant: 한국전자통신연구원
IPC: G06F7/52
Abstract: PURPOSE: A modular multiplying device is provided to successively perform a modular operation by removing the complexity and a delay, and removing or minimizing the delay due to a process inputting data to a modular multiplier from a memory as omitting a Montgomery correction factor calculation process needed during the operation process. CONSTITUTION: A CPU(120) is connected to a system bus(100). The memory(110) inputs/outputs the data needed for the modular multiplication operation. The 2-step registers(101-103) respectively store a multiplier, a multiplicand, and a modulus inputted from the system bus. An operation core(105) performs the modular operation by receiving the data stored in the 2-step registers, outputs a carry-out and a sum-out by dividing a result value, and stores the shift data and a Montgomery correction factor occurred during the operation process. A state register(107) stores/informs the outside of an operation state. A control register(108) receives/stores a control signal of the CPU. A register group(109) stores the partial multiplication during the multiplication operation, and stores/outputs the final result value.
Abstract translation: 目的：提供模块化乘法装置，以通过消除复杂性和延迟，以及消除或最小化由于将数据从存储器输入到模数乘法器的过程所需的延迟，以省略所需的蒙哥马利校正因子计算过程来连续执行模块化操作 在操作过程中。 构成：CPU（120）连接到系统总线（100）。 存储器（110）输入/输出模乘操作所需的数据。 2步寄存器（101-103）分别存储从系统总线输入的乘法器，乘法器和模数。 操作核心（105）通过接收存储在2步寄存器中的数据来执行模块化操作，通过除以结果值来输出进位输出和总和，并存储移位数据和在 操作流程。 状态寄存器（107）存储/通知外部操作状态。 控制寄存器（108）接收/存储CPU的控制信号。 寄存器组（109）在乘法运算期间存储部分乘法，并存储/输出最终结果值。
-
公开(公告)号：KR1020040032199A
公开(公告)日：2004-04-17
申请号：KR1020020059763
申请日：2002-10-01
Applicant: 한국전자통신연구원
IPC: G06F12/02
CPC classification number: G07F7/1008 , G06F11/1471 , G06Q20/341 , G06Q20/3552 , G06Q20/357 , Y10S707/99953
Abstract: PURPOSE: A method and a device for storing data on a nonvolatile memory are provided to shorten a response time and lengthen a lifetime of the memory by shortening a delay for storing the data, reducing an access frequency, and uniformly writing to entire memory. CONSTITUTION: Directly after transferring logs of a RAM to a transaction buffer, a transaction completion response is sent(125). In case that a write request to an EEPROM(Electronically Erasable Programmable ROM) is received, it is judged that an address to be updated from the remaining logs is existed on the same page as the page including the address on the EEPROM receiving a write instruction(127). Finding all logs corresponding to the page of the same address as the write request address, contents of the page are updated at once(128). In the case that the corresponding log is not existed, only a part receiving the write request is written(130). When all logs of the transaction are updated, an internal state of a card gets to be the state that the transaction process is terminated(131).
Abstract translation: 目的：提供一种在非易失性存储器上存储数据的方法和装置，通过缩短存储数据的延迟，减少存取频率，并且对整个存储器均匀地写入来缩短响应时间并延长存储器的使用寿命。 构成：将RAM的日志传送到事务缓冲区之后，发送事务完成响应（125）。 在接收到对EEPROM（电可擦除可编程ROM）的写入请求的情况下，判定从与剩余记录更新的地址存在于与包含写入指令的EEPROM上的地址相同的页面上 （127）。 查找与写入请求地址相同的地址对应的所有日志，页面的内容一次更新（128）。 在不存在对应的日志的情况下，仅写入接收写入请求的部分（130）。 当事务的所有日志被更新时，卡的内部状态将成为事务处理终止的状态（131）。
-
公开(公告)号：KR100261290B1
公开(公告)日：2000-07-01
申请号：KR1019970039415
申请日：1997-08-19
Abstract: PURPOSE: An automatic address configuration method of a switching system is provided so that each node of the switching system automatically configures an address for communication between itself and the other party and this automatic address configuration cannot damage real time characteristics of communication. CONSTITUTION: An automatic address configuration method of a switching system includes the following steps. A switching system node requests a server workstation to send an address information request message of the entire system at initial starting in S101. A response is waited in S102. If there is no response from the server workstation within a predetermined time, the requesting of the address information request message is tried again for a predetermined number of times in S103. If there is no response from the server workstation during the waiting step S102 or during the retrial step 103 in S104, the switching system searches an error of a received packet in S105. If there is no error, full address information is recorded in S106.
Abstract translation: 目的：提供交换系统的自动地址配置方法，使得交换系统的每个节点自动配置一个地址以进行自身与另一方之间的通信，并且该自动地址配置不会损坏通信的实时特性。 构成：切换系统的自动地址配置方法包括以下步骤。 交换系统节点请求服务器工作站在S101初始化时发送整个系统的地址信息请求消息。 在S102中等待响应。 如果在预定时间内没有来自服务器工作站的响应，则在S103中再次尝试请求地址信息请求消息预定次数。 如果在S104期间在等待步骤S102期间或在重试步骤103期间没有来自服务器工作站的响应，则在S105中切换系统搜索接收到的分组的错误。 如果没有错误，则在S106中记录完整的地址信息。
-
公开(公告)号：KR1019990035478A
公开(公告)日：1999-05-15
申请号：KR1019970057281
申请日：1997-10-31
IPC: H04L12/64
Abstract: 본 발명은 호스트 시스템과 상호 통신을 하는 타겟 시스템의 운영 체계상에서 병렬 수행을 위한 칠(CHILL)의 리젼(region)을 구현하는 방법에 관한 것으로서, 프로세스로부터 리젼 사용 요청을 접수하여 리젼 식별자에 따라 제어용 세마포(semaphore)를 생성하여 현재 수행중인 프로세스의 실행 이미지를 갖는 프로세스의 프로세스 제어부에 연결하는 제 1 과정과, 상기 제 1 과정에서 생성된 세마포에서 리젼 식별자에 해당하는 세마포를 획득하고 프로세스에게 리젼 사용을 허락하는 제 2 과정과, 프로세스로부터 리젼 반납 요청을 접수하여 리젼의 식별자에 따라 제어용 세마포를 생성하여 현재 수행중인 프로세스의 실행 이미지를 갖는 프로세스의 프로세스 제어부에 연결하는 제 3 과정과, 상기 제 3 과정에서 생성된 세마포에서 리젼 식별자에 해당하는 세마 포를 양도하고 프로세스로부터 리젼을 반납 받는 제 4 과정을 포함하고, 기존의 세마포를 사용함으로써, 리젼의 구현이 간단하고, 사용하는 리젼을 하나의 자료 구조로 관리하는 것이 아니라 실행 이미지 단위인 사용자 블록마다 관리하게 함으로써, 리젼 기능의 수행 시간을 최소화하여 병렬 수행되는 시스템의 전체적인 성능을 높이는 효과가 있다.
-
Patent Agency Ranking96.发明授权비동기전달모드(ATM) 제어계와 비동기전달모드 적응계층(AAL) 처리장치 수신부간의 정합 방법 失效一种异步传输模式（ATM）控制系统和异步传输模式适配层（AAL）处理单元接收机之间的匹配方法
公开(公告)号：KR100168942B1
公开(公告)日：1999-02-01
申请号：KR1019950032886
申请日：1995-09-29
IPC: H04L12/947 , H04L12/939 , H04L12/26 , H04L12/46 , H04L29/06 , H04L12/70
Abstract: 본 발명은 비동기전달모드(ATM : Asynchronous Transfer Mode) 제어계와 ATM 적응계층(AAL : ATM Adaptation Layer) 처리장치의 수신부를 정합하여 분산구조하의 서로 다른 ATM 교환기 제어계내에 존재하는 프로세스간에 프로세스간 통신(IPC : Interprocess Communication)이 가능하도록 한 정합 방법에 관한 것으로, ATM 스위치를 통한 ATM 제어계간의 IPC 통신에 적용될 수 있고, 향후 자체 내부 프로토콜을 갖는 임의의 제어계를 ATM 스위치에 접속하기 위한 참조모델로 사용될 수 있는 효과가 있다. 또한, IPC_PDU를 CPCS_ID 부분에 사상(Mapping)하는 방법을 사용하면, 교환기 제작 업체가 ATM 교환기의 구축시 스위치 및 스위치와 관련된 정합 부분만을 교체하고 기존 교환기(TDX-10)의 하드웨어들은 재사용하므로써, 하드웨어 비용을 현저하게 절감할 수 있는 효과가 있다.
-
公开(公告)号：KR100152240B1
公开(公告)日：1998-11-02
申请号：KR1019950039788
申请日：1995-11-04
IPC: H04M3/22
Abstract: 본 발명은 초기 메모리 데이타 불일치 방법에 추가하여 이중화 운용중에 장애 발생으로 인한 메모리 데이타 불일치를 검출하고 복구되도록 하는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 구성은, 메모리 동시 쓰기 프로세스와 블럭 단위의 동시쓰기 비교 기능과 발생된 오류에 대하여 복구하는 세가지 처리 기능부를 구비하여 메모리 데이타의 불일치 검출 및 복구를 수행하도록 하였다.
이에 따라 본 발명은 이중화로 운용되는 시스템에 있어서, 이중화의 양측 메모리를 주기적으로 동일화 시킴으로서 이중화 운용을 위한 필수적인 기능을 달성하게 되고, 부분적인 장애가 발생하여도 조기에 복구함으로써 시스템의 신뢰도 및 가용성을 대폭 향상시키는 효과를 가져온다.-
公开(公告)号：KR100137544B1
公开(公告)日：1998-07-01
申请号：KR1019940036111
申请日：1994-12-22
Abstract: 본 발명은 브이엠이 접속수단(10:VBIF); 확장 연결수단(13:VBP2EXT); 변환수단(14:VBTOMB); 엠피에스 버스 접속수단(12:MPBIF); 전원 격리 수단(14:PWRI)을 구비하는 것을 특징으로 하여, 첫째, X.25 및 고속 통신 전용 제어 및 통신 기능을 구현할 때 기술적인 어려움 및 경제적인 이유에서 사용자가 따로이 제작하지 않고 사용 보드를 그대로 활용할 때 어려움 없으며, 둘째, 특수 전용 보드를 사용자가 따로이 설계할 때에도 하드웨어 제작 이전 혹은 제적 중에 유사 상용 보드를 조기에 활용하여 소프트웨어 설계를 중첩시켜 진행할 수 있음으로써 시스템에 대한 전체개발 기간을 단축할 수 있고, 세째, 일반 호스트 머신과 특수 목적 전용 통신 시스템을 연결하고자 할 경우 등에도 통신 보드에서 사용하는 신호들의 비호환성을 해소하여 효과적으로 접속 가능한 효과를 가지는 전전자 교환기 주 프로세서 시스템 접속장치에 관한 것이다.
-
公开(公告)号：KR1019970056210A
公开(公告)日：1997-07-31
申请号：KR1019950054012
申请日：1995-12-22
IPC: H04L12/16
Abstract: 본 발명은 실시간 분산시스템에서 디스크를 갖지 않는 노드의 부팅 방법에 관한 것으로, 첫째, 분산 시스템에서 디스크를 갖지 않는 노드가 부팅할 수 있는 방법으로 공하고, 둘째, 첫째의 효과에 따라 디스크를 갖지 않는 노드들로 분산 시스템을 구성할 수 있게 함으로써 하드웨어의 구조를 단순화시키고 이에 따른 하드웨어의 비용을 절감시키며 셋째, 통신 하드웨어 장치 및 드라이버를 하나의 모듈로 분리할 수 있는 구조를 갖게함으로써 어떤 종류의 상호접속(interworking) 하드웨어에도 적용할 수 있는 효과가 있다.
-
公开(公告)号：KR1019970031695A
公开(公告)日：1997-06-26
申请号：KR1019950039788
申请日：1995-11-04
IPC: H04M3/22
Abstract: 본 발명은 초기 메모리 데이타 불일치 방법에 추가하여 이중화 운용중에 장애 발생으로 인한 메모리 데이타 불일치를 검출하고 복구되도록 하는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 구성은, 메모리 동시 쓰기 프로세스와 블럭 단위의 동시쓰기 비교 기능과 발생된 오류에 대하여 복구하는 세가치 처리 기능부를 구비하여 메모리 데이타의 불일치 검출 및 복구를 수행하도록 하였다.
이에 따라 본 발명은 이중화로 운용되는 시스템에 있어서, 이중화의 양측 메모리를 주기적으로 동일화 시킴으로써 이중화 운용을 위한 필수적인 기능을 달성하게 되고, 부분적인 장애가 발생하여도 조기에 복구함으로써 시스템의 신뢰도 및 가용성을 대폭 향상시키는 효과를 가져온다.
-
-
-
-
-
-
-
-
-
Search Results
307
records
(took 0.023 seconds)
