-
公开(公告)号：JP2021528668A
公开(公告)日：2021-10-21
申请号：JP2019544688
申请日：2019-02-01
Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD.
Abstract: 本開示は、装置、装置の製造方法及び表示装置を提供する。前記装置は、フレキシブルベースと、前記フレキシブルベース上に位置する少なくとも二つのアイランドと、少なくとも一つのアイランド間接続ラインとを含み、前記アイランドの各々は、いずれも半導体層を含み、隣接するアイランド間は、グルーブにより離間され、各アイランド間接続ラインは、対応するアイランドを電気的に接続させるために用いられる。
-
公开(公告)号：JP6949038B2
公开(公告)日：2021-10-13
申请号：JP2018543629
申请日：2017-12-14
Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD.
IPC: H01L29/786 , G09F9/30 , H01L21/336
-
公开(公告)号：JP2021526703A
公开(公告)日：2021-10-07
申请号：JP2019563820
申请日：2019-05-31
Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD. , 合肥▲シン▼晟光▲電▼科技有限公司 , HEFEI XINSHENG OPTOELECTRONICS TECHNOLOGY CO.,LTD.
Abstract: 本開示は、シフトレジスタ、その駆動方法及びゲート駆動回路、表示装置を開示し、前記シフトレジスタは、入力信号端子の信号に応答して、第1基準信号端子の信号を第1ノードに供給するように構成される入力回路と、入力信号端子、クロック信号端子及び第2制御クロック信号端子の信号に応答して、第2ノードの信号を制御するように構成される第1制御回路と、第2ノードの信号に応答して、第2基準信号端子の信号を第1ノードに供給するように構成されるリセット回路と、第1制御クロック信号端子、第2制御クロック信号端子及び第1ノードの信号に応答して、第3ノードの信号を制御するように構成される第2制御回路と、第1ノードの信号に応答して、クロック信号端子の信号を出力信号端子に供給するとともに、第3ノードの信号に応答して、第2基準信号端子の信号を出力信号端子に供給するように構成される出力回路と、を備える。
-
公开(公告)号：JP2021526659A
公开(公告)日：2021-10-07
申请号：JP2019570012
申请日：2019-01-21
Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD.
IPC: G09F9/35 , G09F9/30 , G02F1/1368
Abstract: 本出願の実施例は、アレイ基板及び表示装置を提供する。当該アレイ基板は、ベース基板(1)と、前記ベース基板(1)に配置された画素アレイと、補助導電構造(3)とを備え、前記画素アレイはアレイ状に分布する複数の画素単位(2)と、複数の画素電極(21)とを含み、前記複数の画素単位(2)の各々は、前記複数の画素電極(21)の少なくとも1つを含み、前記補助導電構造(3)は、前記複数の画素電極(21)のうちの少なくとも1つを取り囲んで、且つ前記複数の画素電極(21)と絶縁する;前記補助導電構造(3)の材料の抵抗率は、前記複数の画素電極(21)のうち少なくとも1つの材料の抵抗率以下である。補助導電構造は、画素電極の周りの干渉電荷を受け取って伝導し、干渉電荷を画素電極から遠ざけることにより、画素電極上の干渉電荷の干渉を防止又は低減することができる。 【選択図】図6D
-
公开(公告)号：JP2021526320A
公开(公告)日：2021-09-30
申请号：JP2020536774
申请日：2019-04-16
Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD.
Inventor： ウェイ シィアンイェ
Abstract: 本発明は、電子機器に用いられる時間同期装置、電子機器、時間同期システム及び時間同期方法に関し、当該時間同期装置は、信号生成回路と時間調整回路を含む。信号生成回路は、周波数制御ワードfを生成するように構成される制御回路と、初期周波数を有する入力信号と周波数制御ワードFを受信し、周波数制御ワードFと入力信号に応じて、目標周波数を有する出力信号を生成して出力するように構成される信号調整回路と、を含む。時間調整回路は、目標周波数を有する出力信号に基づいて、電子機器のクロック信号に対して同期調整操作を行うように構成される。当該時間同期装置は、信号生成回路を介して周波数の十分に大きな出力信号を合成でき、出力信号の周波数の粒度が高いことで、電子機器に、より正確な同期クロックを取得させ、ネットワークシステム内の電子機器の作動協力性と一致性をより向上させる。 【選択図】図2
-
Patent Agency Ranking
公开(公告)号：JP2021526228A
公开(公告)日：2021-09-30
申请号：JP2019546841
申请日：2019-01-25
Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD.
Inventor： ▲陳▼ ▲亮▼ , 王 磊 , ▲劉▼ 冬▲ニ▼ , 肖 ▲麗▼ , 玄 明▲花▼ , ▲陳▼ 小川 , ▲楊▼ 盛▲際▼ , ▲盧▼ ▲鵬▼程 , ▲趙▼ ▲徳▼涛 , ▲叢▼ ▲寧▼
IPC: G09G3/20 , H01L51/50 , H01L27/32 , G09G3/3225
Abstract: 本発明は、画素回路及びその駆動方法、表示装置(800)に関する。当該画素回路は、複数の画素補償回路(011)を含み、各画素補償回路(011)が同一列に位置するM個の発光ユニット(021)に接続され、つまり、1つの画素補償回路(011)がM個の発光ユニットの駆動(021)に用いられることができるため、設置する必要がある画素補償回路(011)の数が低減することができる。さらに、各発光制御信号端グループ(03)に含まれるM個の発光制御信号端(EM)の夫々は、1つの画素補償回路グループ(011)(つまり、K行の画素補償回路(011))に接続されることができるため、設置する必要がある信号端の数が低減し、回路基板に対して画素回路が占める面積がさらに減少し、狭い額縁の表示パネルの実現により有利となる。
-
公开(公告)号：JP2021524995A
公开(公告)日：2021-09-16
申请号：JP2019569424
申请日：2019-02-21
Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD.
Inventor： 王 品凡
IPC: H05K1/02
Abstract: 本発明の実施例は、フレキシブル基板およびその作製方法、フレキシブル電子装置を開示する。フレキシブルベース(100)、複数の電子素子(200)、及び複数の金属配線(20)を含み、複数の電子素子(200)は、前記フレキシブルベース(100)上に配置され、複数の前記電子素子(200)の間には隙間(10)があり、各金属配線(20)の少なくとも一端が電子素子(200)に接続され、複数の金属配線(20)の少なくとも一部が隙間(10)に配置され、隙間(10)に配置された金属配線(20)の長さは、金属配線(20)の延在方向に沿った隙間(10)の幅より大きいフレキシブル基板であって、隙間(10)には第1の充填層(300)が配置されることにより、隙間(10)に配置された金属配線(20)を包覆する。これにより、第1の充填層を利用して金属配線構造を保護し、金属配線が引張の際に他の構造との摩擦や接着による損傷を避けることができる。
-
公开(公告)号：JP2021524980A
公开(公告)日：2021-09-16
申请号：JP2019570504
申请日：2019-01-08
Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD. , 北京京▲東▼方技▲術▼▲開▼▲発▼有限公司 , BEIJING BOE TECHNOLOGY DEVELOPMENT CO.,LTD.
IPC: G09G3/3225 , G09G3/20 , G09F9/30 , H01L29/786 , G11C19/28
Abstract: シフトレジスタユニット、回路構造、ゲート駆動回路、駆動回路及び表示装置である。該シフトレジスタユニット(100)は、ベース基板とベース基板上に設けられた入力回路(110)、リセット回路(120)と第1出力回路(130)、第1出力端(OUT1)、入力回路(100)とリセット回路(120)とを接続する第1接続導電部(1)、リセット回路(120)と第1出力回路(130)とを接続する第2接続導電部(2)、及び第1出力回路(130)と第1出力端(OUT1)とを接続する第3接続導電部(3)を備える。入力回路(110)は、第1ノードのレベルを制御するように配置され;リセット回路(120)は、第1ノード(PU)をリセットするように配置され;第1出力回路(130)は、第1信号を第1出力端(OUT1)に出力するように配置され;第1接続導電部(1)、第2接続導電部(2)及び第3接続導電部(3)のいずれか2つ又は3つは、異層に設けられる。該シフトレジスタユニットは、各接続導電部がいずれも同層に設けられることを回避することができ、これにより表示パネルの配線設計を簡素化させることができる。 【選択図】図1
-
公开(公告)号：JP6935879B2
公开(公告)日：2021-09-15
申请号：JP2017550758
申请日：2017-03-31
Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD. , 北京京▲東▼方▲顯▼示技▲術▼有限公司 , BEIJING BOE DISPLAY TECHNOLOGY CO.,LTD.
Inventor： 洪 曉 ウェン
-
公开(公告)号：JP2021524069A
公开(公告)日：2021-09-09
申请号：JP2020505270
申请日：2019-03-27
Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD. , 成都京東方光電科技有限公司 , CHENGDU BOE OPTOELECTRONICS TECHNOLOGY CO.,LTD.
Inventor： ドン シャンダン , シャオ ユンシェン , リュウ ティンリャン , マー ホンウェイ
Abstract: タッチ表示パネル及びその製造方法、駆動方法、タッチ表示装置が開示されている。前記タッチ表示パネルは、アレイ基板と、前記アレイ基板の一側に設けられ、定義されたサブ画素領域に発光層が設けられる画素定義層と、前記画素定義層の前記アレイ基板から離れた側に設けられ、タッチ領域を複数のストリップ形状領域に分割する複数の電極分割ストリップと、前記複数の電極分割ストリップの前記ベース基板から離れた側に設けられる分割電極層と、を備える。前記分割電極層は、前記複数のストリップ形状領域に位置する複数の第1電極ストリップと、前記複数の電極分割ストリップの前記ベース基板から離れた表面に位置する複数の第2電極ストリップとを含み、前記複数の第2電極ストリップと前記複数の第1電極ストリップとの間は、互いに絶縁されている。 【選択図】図2
-
-
-
-
-
-
-
-
-
Search Results
46845
records
(took 0.122 seconds)
