Abstract:
PURPOSE: A structure of a receiver of orthogonal frequency division multiplexing type by using a memory is provided to reduce complexity of a circuit with using a simple logic circuit by using a few memories, adders, calculators and to improve the speed of managing. CONSTITUTION: The device includes a memory(31), an up/down counter(32), a positive-triggered divide-by-2 circuit(33), a negative-triggered divide-by-2 circuit(34), an inverter/buffer circuit block(35), multipliers(36) and an adder(37). The memory(31) is composed of a sine table and a cosine table for storing the sample value of the sub-carrier wave. The up/down counter(32) assigns the address of the memory(31). The inverter/buffer circuit block(35) inputs the output of the sine and cosine tables and one of the positive-triggered divide-by-2 circuit(33), the negative-triggered divide-by-2 circuit(34) and the up/down counter(32) and decides codes of the sample values of the sub-carrier wave stored in the sine and cosine tables. The adder(37) adds the data output from the inverter/buffer circuit block(35).
Abstract:
본 발명은 IS-54 및 JDC에 채택된 Π/4 전이 QPSK 변조기용 펄스 성형 필터에 관한 것이다. 종래 기술은 쉬프트 레지스터의 단수의 증가에 따라 메모리 워드의 용량이 증가하여 하드웨어가 복잡하게 되어 디지탈 집적화를 구현하는데 난이한 문제점이 있었다. 이를 해결하기 위해 본 발명은 I-채널, Q-채널의 심볼 결정회로와, 이 심볼 결정회로에서 출력된 입력신호값을 역다중화하는 각 디멀티플렉서와, 그 각 디멀티플렉서로 부터 출력된 데이타를 기수 및 우수 심볼 클럭에 따라 전이하는 여러개의 쉬프트 레지스터와, 이 쉬프트 레지스터들로 부터 출력된 어드레스 값을 생성하기 위해 다중화하는 멀티플렉서와, 그 다중화된 어드레스 값을 각각 저장하는 여러개의 롬 테이블과, 이 롬 테이블들에 저장된 데이타를 다중화 및 가산하여 출력하는 멀티플렉싱 및 가산부로 이루어져, 쉬프트 레지스터의 단수 증가에 따른 메모리 용량을 크게 감소시킬 수가 있는 것이다.
Abstract:
본 발명은 정전압 전원을 이용한 일렉트로-마이그레이션(Electro -Migration, 이하 EM이라 약칭함) 측정장치에 관한 것이다. 그 목적은 하나의 정전압 전원과 다수(시료 수만큼)의 큰 값의 저항들을 병렬로 연결한 간단한 회로를 이용하여 많은 시료에 안정적인 정전류를 공급할 수 있는 EM 측정장치를 제공하는 데에 있다. 그 특징은 각 시료들에 충분한 전류를 공급할 수 있는 프로그래머블 정전압 전원과, 일단이 접지되어 있는 각 시료의 타단과 직렬로 접속되어 있고 상기 프로그래머블 정전압 전원으로부터 전류를 공급받는 저항 수단들과, 상기 각 저항수단들과 상기 각 시료들이 접속된 접속점들로부터 각 전압을 측정하는 전압측정 수단 및 상기 프로그래머블 정전압 전원과 전압측정 수단을 제어하는 제어수단으로 구성되는 데에 있다.
Abstract:
본 발명은 DDS를 이용한 PSK변조기, 특히 QPSK 변조기의 요소를 디지탈화하는 보정로직 및 타이머 그리고 DDS를 이용하여 상기 변조기를 구현하기 위한 것으로서, 입력되는 값에 따라 위상이 증가되는 PIR과, PIR로 부터 출력되는 위상값을 누적하는 위상 누적기와, 전송 데이타를 동상 및 직교성분으로 분리하는 IQ분리로직과, IQ분리 로직의 출력변조 데이타를 위상 정보에 포함시키는 오프셋 위상 엔코더와, 오프셋 위상 엔코더과 위상 누적기의 출력신호를 가산하여 메모리 어드레스를 생성하는 가산기와, 위상누적기의 값이 소정값 이상 증가 되지 않도록 타이머를 작동시키는 보정로직 및 타이머 그리고 보정로직 및 타이머의 동작을 제어하는 보정로직 제어부를 포함하여 구성되어, 변조 보정로직 및 타이머를 통해서 임의의 값을 주더라도 2π주기마다 항 상 새로 0°부터 시작해되어 성능이 향상된 DDS를 이용한 변조기를 구현할 수 있게 된다.
Abstract:
본 발명은 파형발생기와 부하 및 비교기등을 구비하는 다단자 측정의 반도체 자동시험기에 관한 것으로 특히, 피시험체와 프로그램으로 제어 가능한 복수개의 피시험체인 헤드와 핀카드와 인터페이스 되는 사이에 상기 파형발생기와 부하 및 비교기등을 분리시킬 목적으로 사용되는 제1스위치와; 피시험체인 반도체 소자와 프로그램으로 제어가능한 터미널과 연결하기 위한 제2스위치를 포함하여 구성되는 것을 특징으로 하는 것을 특징으로 하는 반도체 자동 시험장치에 관한 것이다.
Abstract:
무선 통신 시스템에서 코디네이터 기반의 통신 방법 및 장치가 개시된다. 단말 간 직접 통신 방법은, 동기 신호 및 시스템 정보를 복수의 단말에 전송하는 단계, 랜덤 액세스 절차를 기반으로 복수의 단말과 무선 링크를 설정하는 단계, 복수의 단말 중 제1 단말로부터 D2D 통신을 위한 스케줄링 요청 메시지를 수신하는 단계, 스케줄링 요청 메시지를 기반으로 임의의 프레임을 전송하는데 사용되는 송신 자원을 제1 단말에 할당하는 단계, 및 복수의 단말 중 제1 단말과 D2D 통신을 수행하는 제2 단말에 의의 프레임을 수신하는데 사용되는 수신 자원을 할당하는 단계를 포함한다. 따라서, 무선 통신 시스템에서 코디네이터 기반의 D2D 통신이 효과적으로 수행될 수 있다.
Abstract:
Disclosed are a method for configuring a control channel and a method for detecting control information. The method for configuring the control channel for a mobile communication wireless resource includes the step of configuring one control channel using a plurality of tiles. The number of resource elements of the tiles is equally set or the number of resource elements of each tile is differently set. The tiles comprising one control channel are arranged on a time axis to overlap or not to overlap. The tiles are separately arranged on a frequency axis to be separated as far as possible from each other.