-
公开(公告)号：KR1020060068530A
公开(公告)日：2006-06-21
申请号：KR1020040107247
申请日：2004-12-16
Applicant: 한국전자통신연구원
IPC: H04L9/32
CPC classification number: H04L63/0892 , H04L63/166 , H04L67/14
Abstract: 본 발명은 크레딧 콘트롤 권한검증을 위한 다이아미터 기반 AAA 시스템 및 그 방법에 관한 것으로, 다이아미터 기본 기능 프로세스, 다이아미터 응용 기능 프로세스 및 크레딧 콘트롤 기능 프로세스로 이루어진 통합 다이아미터 서버에서 크레딧 콘트롤 권한검증 방법에 있어서, (a) 상기 다이아미터 기본 기능 프로세스는 크레딧 콘트롤 정보가 포함되어 있는 응용의 인증/권한검증 요청 메시지(AA-Request)를 서비스 엘리먼트로부터 전송받는 단계; (b) 상기 다이아미터 기본 기능 프로세스는 상기 (a)단계에서 전송받은 인증/권한검증 요청 메시지를 다이아미터 응용 기능 프로세스로 전송하는 단계; (c) 상기 응용 기능 프로세스는 상기 인증/권한검증 요청 메시지를 전송받아 상기 인증/권한검증 요청 메시지에 첨가되어 있는 상기 크레딧 콘트롤 정보 및 클라이언트 정보를 추출하는 단계; 및 (d) 상기 크레딧 콘트롤 기능 프로세스는 상기 (c)단계에서 추출된 크레딧 콘트롤 정보와 상기 클라이언트 정보를 통하여 크레딧 콘트롤 권한검증을 수행하고 상기 권한검증 결과를 상기 서비스 엘리먼트로 전송하는 단계;로 구성된다. 따라서, 전송 계층에서의 메시지 송수신에 따른 메시지 전송 지연이 발생하지 않아 메시지 처리시간을 줄일 수 있어 더욱 효과적이다.
-
公开(公告)号：KR1020060042791A
公开(公告)日：2006-05-15
申请号：KR1020040091577
申请日：2004-11-10
Applicant: 한국전자통신연구원
IPC: H04L9/08
CPC classification number: H04L9/0861 , H04L2209/12
Abstract: 본 발명은 키 스트림 생성 방법 및 장치에 관한 것으로, 키 스트림 생성 방법은, 비트 스트림을 입력받아 암호 시스템에 사용되는 키 스트림을 생성하는 방법에 있어서, (a) 4 비트 이상의 비트 스트림을 입력받는 단계; (b) 상기 입력된 4 비트 이상의 비트 스트림에서 2 비트 이상으로 이루어진 일부 비트 스트림을 선택하는 단계; (c) 상기 (b)단계에서 선택된 일부 비트 스트림에 해당하는 각각의 비트에 대하여 소정 연산을 수행하여 연산값을 생성하는 단계; 및 (d) 상기 (c)단계에서 생성된 연산값의 상태에 따라, 상기 (a)단계에서 입력받은 비트 스트림을 버리거나 상기 (b)단계에서 선택되지 않은 나머지 비트 스트림을 키 스트림으로 출력하는 단계;로 구성된다. 본 발명의 이러한 구성을 통해 유비쿼터스 컴퓨팅 및 네트워크 환경에 적합하면서도 안전성 또는 효율성을 가지는 키 스트림 생성 방법 및 장치를 제공할 수 있다.
-
公开(公告)号：KR1020060039997A
公开(公告)日：2006-05-10
申请号：KR1020040089163
申请日：2004-11-04
Applicant: 한국전자통신연구원
IPC: H04L9/32
Abstract: 본 발명은 USIM 카드와 휴대용 단말기의 인증 방법 및 장치에 관한 것으로, USIM 카드와 휴대용 단말기의 인증 방법은, (a) 확인용 단말기 식별정보와 USIM 카드에 기 저장되어 있는 단말기 식별정보가 일치하는지 여부를 판단하는 단계; (b) 상기 (a)단계에서 상기 단말기 식별정보가 일치하지 않는 경우에, 입력되는 소정의 확인용 사용자 부가정보가 상기 USIM 카드에 기 저장되어 있는 사용자 부가정보와 일치하는지 여부를 판단하는 단계; 및 (c) 상기 (b)단계에서 상기 사용자 부가정보가 일치하는 경우에 상기 (a)단계에서의 상기 확인용 단말기 식별정보를 상기 USIM 카드에 저장하도록 제어하는 단계;로 구성된다. 따라서, USIM 카드의 불법사용자가 임의의 휴대용 단말기에서 상기 USIM 카드를 사용할 수 없게 된다.
-
公开(公告)号：KR1020060030995A
公开(公告)日：2006-04-12
申请号：KR1020040079859
申请日：2004-10-07
Applicant: 한국전자통신연구원
IPC: H04L9/30
CPC classification number: H04L29/12216 , H04L29/1232 , H04L61/2007 , H04L61/2092 , H04L63/123 , H04L69/16 , H04L69/161 , H04L69/167
Abstract: Provided are a method for automatically generating an address in the IPv6-based Internet when a sender having a pair of a public key and a private key establishes a network connection, and a data format thereof. The method includes generating a CGA address and a CGA option based on the public key and a predetermined parameter, generating a signature option for verifying the CGA option, additionally generating a timestamp option in a case where a unidirectional message is transmitted to the network, and additionally generating a nonce option containing random numbers in a case where a bidirectional message is transmitted to the network, and adding the signature option, the timestamp option and the nonce option to a Neighbor Discovery (ND) option field to form an ND message, and transmitting the ND message to the network. When a host enters the network in a Zero Configuration over the IPv6-based Internet, the host can securely generate its own address without using a manual key. The method can also be applied to general IPv6 packet authentication or position authentication of a mobile node.
-
公开(公告)号：KR100530738B1
公开(公告)日：2005-11-28
申请号：KR1020010048480
申请日：2001-08-11
Applicant: 한국전자통신연구원
IPC: H03F1/34
Abstract: 본 발명은 입력전압을 출력전류로 변환하는 전압-전류 변환기인 트랜스어드미턴스 증폭기(
T rans
a dmittance
A mplifier:TAA)에 관한 것이다.
본 발명에 따른 트랜스어드미턴스 증폭기는 2개의 트랜스어드미터(
T rans
a dmitter:TA)와 3개의 전류미러(
C urrent
M irror:CM)를 포함하여, 이상적으로 입력전압에 따라 진폭이 가변되고 DC 옵셋이 0인 출력전류를 얻을 수 있다. 또한, 본 발명에 따른 트랜스어드미턴스 증폭기는 전류이득셀을 더 포함하여, 향상된 고주파 특성과 저전압 특성을 얻을 수 있다.-
Patent Agency Ranking
公开(公告)号：KR1020050064119A
公开(公告)日：2005-06-29
申请号：KR1020030095403
申请日：2003-12-23
Applicant: 한국전자통신연구원
IPC: H04L9/32
CPC classification number: H04L63/162 , G06Q20/0855 , G06Q20/3821 , H04L63/0823 , H04L63/0869 , H04L63/1483 , Y10S707/99933 , Y10S707/99939
Abstract: 본 발명은 인터넷접속을 위한 확장인증프로토콜 인증시 단말에서의 서버인증서 유효성 검증 방법에 관한 것으로, 상기 서버인증서 유효성 검증 방법은 (a) 무선랜 접속 서버를 통하여 무선랜 인증 서버로부터 서버 인증서를 수신한 무선랜 사용자 단말이 상기 무선랜 인증 서버에게 상기 서버 인증서의 유효성 검증 요청 메시지를 전송하는 단계; (b) 상기 무선랜 인증 서버가 상기 서버 인증서의 유효성 검증을 위해 OCSP(On-line Certificate Status Protocol) 서버에게 OCSP 요청 메시지를 발생하여, 상기 서버 인증서의 유효성을 검증하도록 하는 단계; (c) 상기 무선랜 인증 서버가 상기 OCSP 서버에서 수행된 상기 서버 인증서의 유효성 검증 결과를 받아들이고, 상기 검증 결과를 EAP 패킷으로 구성하여 상기 무선랜 사용자 단말에게 전송하는 단계; 및 (d) 수신한 무선랜 사용자 단말이 수신된 상기 서버 인증서의 유효성 검증 결과가 유효한지 여부를 판별하는 단계를 포함한다.
-
107.发明授权
公开(公告)号：KR100484487B1
公开(公告)日：2005-04-20
申请号：KR1020020066100
申请日：2002-10-29
Applicant: 한국전자통신연구원
Abstract: 모듈러 연산 장치 및 방법, 그리고 RSA 암호 연산 시스템이 개시된다. 제1데이터 선택기는 외부로부터 입력되는 n비트의 제1데이터로부터 순차적으로 1비트의 데이터인 제1비트값을 추출하여 출력한다. 제1캐리저장 덧셈기는 추출된 제1비트값에 대응하여 외부로부터 입력되는 모듈러값과 n비트의 제2데이터를 제1비트값과 기저장되어 있는 제2비트값에 따라 합산하여 제1합을 출력하고, 합산과정에서 발생하는 캐리를 상위 비트쪽으로 1비트 이동시켜 제1캐리를 출력한다. 제2캐리저장 덧셈기는 제1합, 제1캐리, 및 제1연산값을 합산하여 산출한 합 및 캐리를 각각 하위 비트쪽으로 1비트 이동시킨 제2합 및 제2캐리를 출력한다. 제1 및 제2레지스터는 각각 n비트의 크기를 가지며, 하위 n/2비트에 제2합 및 제2캐리를 저장한다. 제2데이터는 최초의 제1합 연산과정의 수행시에는 외부로부터 입력되는 n비트의 데이터이고 이후의 제1합 연산과정의 수행시에는 제2레지스터에 저장되어 있는 n비트의 데이터이다. 또한, 제2연산값은 제1레지스터에 저장되어 있는 n비트의 데이터이다. 이로써, 시스템 클럭의 상승 모서리와 하강 모서리를 모두 데이터 처리에 사용할 수 있어 낮은 동작 주파수를 갖는 시스템에서 별도의 주파수 증가 장치를 사용하지 않고 효율적으로 RSA 암호 연산을 수행할 수 있다.
-
公开(公告)号：KR100480997B1
公开(公告)日：2005-04-07
申请号：KR1020020082218
申请日：2002-12-21
Applicant: 한국전자통신연구원
IPC: G06F7/52
Abstract: 본 발명은 GF(p) 소수 유한체 곱셈 연산과 GF(2^m)의 이진 유한체 곱셈 연산을 모두 수행하는 곱셈 연산 장치에 관한 것이다. 본 발명에 따른 유한체 곱셈 연산 장치는 GF(p) 소수 유한체 타원곡선 암호 시스템과 GF(2^m) 이진 유한체 타원곡선 암호 시스템을 모두 수용할 수 있고, 같은 비트 길이를 가지는 다양한 타원곡선 암호 시스템을 수용할 수 있어, 시스템 효율을 높일 수 있으며, RSA 암호 시스템의 연산 장치로의 확장이 용이하다.
-
公开(公告)号：KR1020040052304A
公开(公告)日：2004-06-23
申请号：KR1020020080156
申请日：2002-12-16
Applicant: 한국전자통신연구원
IPC: G06F1/00
Abstract: PURPOSE: A device and a method for the security of a digital hardware system are provided to encrypt/decrypt data fast by using an exclusive binary operator and a similar random number generator, offer the high security by using an asymmetric encryption algorithm, and reinforce the security of the digital hardware system such as a set-top box or a digital game machine. CONSTITUTION: A hardware block(110) having a hardware security mechanism is equipped with a security target block(100) that is the security target of a CPU or a PCI(Peripheral Component Interconnect) bridge, and a hardware security block(120) providing the hardware security mechanism and performing bidirectional communication while providing the stability for data and an instruction through a hardware system bus(130). The hardware security block includes a key distribution controller(140), a controller(150), the similar random number generator(160), the exclusive binary operator(170), and the asymmetric encryption module(180).
Abstract translation: 目的：提供一种用于数字硬件系统安全的设备和方法，通过使用独有的二进制运算符和类似的随机数生成器快速加密/解密数据，通过使用非对称加密算法提供高安全性，并加强 诸如机顶盒或数字游戏机的数字硬件系统的安全性。 构成：具有硬件安全机制的硬件块（110）配备有作为CPU或PCI（外围组件互连）桥的安全目标的安全目标块（100）和提供 硬件安全机制并执行双向通信，同时通过硬件系统总线提供数据的稳定性和指令（130）。 硬件安全块包括密钥分配控制器（140），控制器（150），类似的随机数生成器（160），专用二进制运算符（170）和非对称加密模块（180）。
-
公开(公告)号：KR1020040037555A
公开(公告)日：2004-05-07
申请号：KR1020020066100
申请日：2002-10-29
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A device and a method for operating modular, and an RAS(Rivest-Shamir-Adleman) operating system for the same are provided to improve efficiency of a modular operation for the RSA encryption operation of the system having a low-operation frequency. CONSTITUTION: The RSA operator(110) comprises data selection parts(200, 210), a modular operator(220), and a path selection part(230). The data selection parts(200, 210) select a data between a data from an input interface(100), and a data received from the path selection part(230). The modular operator(220) comprises a modular multiplier(220-1) and a reduction part(220-2). The modular multiplier(220-1) performs a Montgomery operation. The reduction part(220-2) performs third step of a formula 3. The path selection part(230) provides result value of each modular operations to the data selection parts(200, 210) while the modular operation is executed. The path selection part(230) outputs result value when the modular operation is terminated.
Abstract translation: 目的：提供一种用于操作模块化的设备和方法，以及用于其的RAS（Rivest-Shamir-Adleman）操作系统，以提高具有低操作频率的系统的RSA加密操作的模块化操作的效率。 构成：RSA操作器（110）包括数据选择部件（200,210），模块化操作器（220）和路径选择部件（230）。 数据选择部分（200,210）选择来自输入接口（100）的数据和从路径选择部分（230）接收的数据之间的数据。 模块化操作器（220）包括模数乘法器（220-1）和减速部分（220-2）。 模块化乘法器（220-1）执行蒙哥马利运算。 还原部分（220-2）执行公式3的第三步骤。当执行模块化操作时，路径选择部分（230）向数据选择部分（200,210）提供每个模块化操作的结果值。 当模块化操作终止时，路径选择部分（230）输出结果值。
-
-
-
-
-
-
-
-
-
Search Results
346
records
(took 0.028 seconds)
