公开(公告)号：SG11201407471TA

公开(公告)日：2015-01-29

申请号：SG11201407471T

申请日：2012-11-26

Applicant: IBM

Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY

IPC: G06F13/40 ,  G06F9/308 ,  G06F9/312

Abstract: A TRANSACTION BEGIN instruction begins execution of a transaction and includes a general register save mask having bits, that when set, indicate registers to be saved in the event the transaction is aborted. At the beginning of the transaction, contents of the registers are saved in memory not accessible to the program, and if the transaction is aborted, the saved contents are copied to the registers.

公开(公告)号：DE112013001442T5

公开(公告)日：2015-01-22

申请号：DE112013001442

申请日：2013-03-01

Applicant: IBM

Inventor： BRADBURY JONATHAN DAVID ,  GSCHWIND MICHAEL KARL ,  SLEGEL TIMOTHY

IPC: G06F9/315

Abstract: Kopieren von Zeichen aus einer Gruppe von abgeschlossenen Zeichendaten von einer Speicherposition zu einer anderen Speicherposition unter Verwendung einer Parallelverarbeitung, ohne dass unzulässige Ausnahmebedingungen bewirkt werden. Die Zeichendaten, die kopiert werden soll, werden in ein oder mehrere Vektorregister geladen. Im Einzelnen wird bei einer Ausführungsform ein Befehl (z. B. ein Befehl Vector Load to block Boundary) verwendet, der Daten parallel in ein Vektorregister bis zu einer spezifizierten Grenze lädt und eine Möglichkeit bereitstellt, die Anzahl von Zeichen zu ermitteln, die geladen wurden. Um die Anzahl von geladenen Zeichen (einen Zählwert) zu ermitteln, wird ein weiterer Befehl (z. B. ein Befehl Load Count to Block Boundary) verwendet. Des Weiteren wird ein Befehl (z. B. ein Befehl Vector Find Element Not Equal) verwendet, um den Index des ersten Begrenzungszeichens, wie z. B. ein Zero- oder Null-Zeichen in den Zeichendaten zu finden. Dieser Befehl prüft parallel eine Vielzahl von Datenbytes.

公开(公告)号：DE112013002155T5

公开(公告)日：2015-01-15

申请号：DE112013002155

申请日：2013-06-12

Applicant: IBM

Inventor： JACOBI CHRISTIAN ,  SLEGEL TIMOTHY ,  SHUM CHUNG-LUNG KEVIN ,  SITTMANN GUSTAV

IPC: G06F9/30 ,  G06F9/38 ,  G06F12/08

Abstract: Ausführen eines Befehls zur Art des Zugriffs auf den nächsten Befehl durch einen Computer. Der Prozessor bezieht einen Zugriffsartbefehl, der eine Zugriffsart angibt. Die Zugriffsart ist einem Operanden eines nächsten sequenziellen Befehls zugehörig. Die Zugriffsart gibt eine Verwendung des Operanden durch einen oder mehrere Befehle im Anschluss an den nächsten sequenziellen Befehl an. Der Computer führt den Zugriffsartbefehl aus. Der Computer bezieht den nächsten sequenziellen Befehl. Der Computer führt den nächsten sequenziellen Befehl aus, was ein Anpassen einer oder mehrerer Cache-Verhaltensweisen für den Operanden des nächsten sequenziellen Befehls auf Grundlage der Zugriffsart aufweist.

公开(公告)号：GB2512799B

公开(公告)日：2015-01-14

申请号：GB201414237

申请日：2013-05-21

Applicant: IBM

Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY ,  MITRAN MARCEL

IPC: G06F9/30 ,  G06F9/52

Abstract: A TRANSACTION BEGIN instruction and a TRANSACTION END instruction are provided. The TRANSACTION BEGIN instruction causes either a constrained or nonconstrained transaction to be initiated, depending on a field of the instruction. The TRANSACTION END instruction ends the transaction started by the TRANSACTION BEGIN instruction.

公开(公告)号：SG11201407462RA

公开(公告)日：2014-12-30

申请号：SG11201407462R

申请日：2012-11-26

Applicant: IBM

Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY ,  MITRAN MARCEL

IPC: G06F9/06 ,  G06F9/44 ,  G06F9/45 ,  G06F9/54

Abstract: Program exception conditions cause a transaction to abort and typically result in an interruption in which the operating system obtains control. A program interruption filtering control is provided to selectively present the interrupt. That is, the interrupt from the program exception condition may or may not be presented depending at least on the program interruption filtering control and a transaction class associated with the program exception condition. The program interruption filtering control is provided by a TRANSACTION BEGIN instruction.

公开(公告)号：GB2514062A

公开(公告)日：2014-11-12

申请号：GB201415053

申请日：2013-03-01

Applicant: IBM

Inventor： BRADBURY JONATHAN DAVID ,  GSCHWIND MICHAEL KARL ,  SLEGEL TIMOTHY

IPC: G06F9/30 ,  G06F7/02 ,  G06V30/224 ,  G06F17/22

Abstract: Multiple sets of character data having termination characters are compared using parallel processing and without causing unwarranted exceptions. Each set of character data to be compared is loaded within one or more vector registers. In particular, in one embodiment, for each set of character data to be compared, an instruction is used that loads data in a vector register to a specified boundary, and provides a way to determine the number of characters loaded. Further, an instruction is used to find the index of the first delimiter character, i.e., the first zero or null character, or the index of unequal characters. Using these instructions, a location of the end of one of the sets of data or a location of an unequal character is efficiently provided.

公开(公告)号：GB2513508A

公开(公告)日：2014-10-29

申请号：GB201414238

申请日：2013-05-17

Applicant: IBM

Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY

IPC: G06F9/30 ,  G06F9/38 ,  G06F9/52

Abstract: Restricted instructions are prohibited from execution within a transaction. There are classes of instructions that are restricted regardless of type of transaction: constrained or nonconstrained. There are instructions only restricted in constrained transactions, and there are instructions that are selectively restricted for given transactions based on controls specified on instructions used to initiate the transactions.

公开(公告)号：SG11201404823QA

公开(公告)日：2014-09-26

申请号：SG11201404823Q

申请日：2012-11-15

Applicant: IBM

Inventor： BRADBURY JONATHAN DAVID ,  GSCHWIND MICHAEL KARL ,  SLEGEL TIMOTHY ,  SCHWARZ ERIC MARK ,  JACOBI CHRISTIAN

IPC: G06F12/10

Abstract: A Load to Block Boundary instruction is provided that loads a variable number of bytes of data into a register while ensuring that a specified memory boundary is not crossed. The boundary may be specified a number of ways, including, but not limited to, a variable value in the instruction text, a fixed instruction text value encoded in the opcode, or a register based boundary.

公开(公告)号：AU2013233992A1

公开(公告)日：2014-09-11

申请号：AU2013233992

申请日：2013-03-07

Applicant: IBM

Inventor： BRADBURY JONATHAN DAVID ,  SCHWARZ ERIC MARK ,  SLEGEL TIMOTHY ,  GSCHWIND MICHAEL KARL

IPC: G06F15/76 ,  G06F40/00

Abstract: Processing of character data is facilitated. A Find Element Not Equal instruction is provided that compares data of multiple vectors for inequality and provides an indication of inequality, if inequality exists. An index associated with the unequal element is stored in a target vector register. Further, the same instruction, the Find Element Not Equal instruction, also searches a selected vector for null elements, also referred to as zero elements. A result of the instruction is dependent on whether the null search is provided, or just the compare.

公开(公告)号：CA2895653A1

公开(公告)日：2014-07-31

申请号：CA2895653

申请日：2013-12-06

Applicant: IBM

Inventor： BRADBURY JONATHAN DAVID ,  SCHWARZ ERIC MARK ,  SLEGEL TIMOTHY ,  GSCHWIND MICHAEL KARL

IPC: G06F17/16

Abstract: Vector exception handling is facilitated. A vector instruction is executed that operates on one or more elements of a vector register. When an exception is encountered during execution of the instruction, a vector exception code is provided that indicates a position within the vector register that caused the exception. The vector exception code also includes a reason for the exception.