公开(公告)号：EP0120495B1

公开(公告)日：1987-06-10

申请号：EP84103339.2

申请日：1984-03-27

Applicant: ALCATEL CIT

Inventor： Pelotte, André

IPC: H04Q11/04 ,  H04Q3/54 ,  H04L11/16

CPC classification number: H04L12/413 ,  H04Q11/0407

公开(公告)号：EP0217219A1

公开(公告)日：1987-04-08

申请号：EP86112759.5

申请日：1986-09-16

Applicant: ALCATEL CIT

Inventor： Barbier, Guy ,  Amory, Jean-Paul

IPC: H01F41/02 ,  H01F41/00 ,  H01F41/10 ,  H01F15/02

CPC classification number: H01F41/02 ,  H01F27/027 ,  H01F41/005 ,  H01F41/10 ,  H01F2017/048 ,  Y10T29/49071 ,  Y10T29/49073 ,  Y10T29/49799

Abstract: L'inductance miniature comporte un capot (1) en un matériau plastique injecté sous pression, de la forme d'un dé creux, avec deux parois latérales opposées (6, 7) sur les rebords desquelles sont agrafés deux patins de raccordement (3, 4) emboutis dans une bande métallique. Ces deux parois latérales opposées (2, 3) sont traversées par un orifice central servant de logement à un plongeur ferromagnétique (5) en partie fileté sont séparées par une partie pleine (8) dans laquelle l'orifice central est pourvu d'un taraudage (9) adapté au filetage du noyau plongeur (5) et par une partie creuse (10) dans laquelle un enroulement (4) est placé dans l'axe de l'orifice central et enrobé dans une résine.

公开(公告)号：EP0217128A1

公开(公告)日：1987-04-08

申请号：EP86111795.0

申请日：1986-08-26

Applicant: ALCATEL CIT

Inventor： Veyrat, Gilles

IPC: F04C23/00 ,  F04C29/00

CPC classification number: F04C23/00 ,  F04C29/005

Abstract: L'invention a pour objet un groupe moto-pompe à palettes comprenant une pompe à palettes comprenant un rotor (50), muni de palettes (52) et prolongé par un arbre (51) et un stator (53) l'ensemble rotor-stator étant disposé dans une cuve (71) remplie partiellement d'huile, l'arbre tournant dans des paliers graissés par ladite huile et munis de joints d'étanchéité (61,62), ladite pompe étant entrainée en rotation par un moteur électrique comprenant un rotor (47) muni d'un arbre (48) et un stator (44), caractérisé en ce que les arbres 148, 51) des rotor du moteur et de la pompe sont solidarisés et qu'entre le stator (44) et le rotor (47) du moteur est disposé une enveloppe (75) en matériau amagnétique fermé, du côté opposé à la pompe, par un fond (77) et venant de l'autre côté, en appui étanche sur un flasque (76) du moteur, solidaire de la pompe.
Application aux pompes primaires.

公开(公告)号：EP0190550A1

公开(公告)日：1986-08-13

申请号：EP86100025.5

申请日：1986-01-02

Applicant: ALCATEL CIT

Inventor： Triboulet, Michel ,  Balza, Claude

IPC: H04N1/00

CPC classification number: H04N1/00098

Abstract: Le système selon l'invention comprend au moins un serveur (1) comportant au moins une mémoire (S, à S n ) d'images fixes de type télévision et un centre distributeur (3) relié à des terminaux (4) d'abonnés par un canal de transmission unidirectionnel à large bande (CV) et un canal de transmission de données numériques (CN). Les signaux représentant les images sont transmis séquentiellement et cycliquement sur le canal à large bande accompagnés de signaux d'identification. Chaque terminal (4) d'abonné comporte une mémoire (43) d'image et des moyens de reconnaissance (42) des signaux d'identification. Dans des variantes supplémentaires, il est prévu plusieurs mémoires d'images (M, à M m ).

Abstract translation: 该系统包括至少一个服务器（1），包括至少一个存储器（S1至Sn），用于stillpictures ,:如从电视，和一分配中心（3）通过一个宽带单向传输连接到用户终端（4） 信道（CV）和数字数据传输信道（CN）。 表示图像的信号为反式mitted依次循环通过宽频带信道和伴随的识别信号。 每一用户终端（4）包括识别识别信号的图像存储器（43）和装置（42）。 在另外的变体提供了几个画面存储器（M1至Mm）。

公开(公告)号：EP0184108A1

公开(公告)日：1986-06-11

申请号：EP85114949.2

申请日：1985-11-26

Applicant: ALCATEL CIT

Inventor： Lacroix, Jean-Claude ,  Franco, Pierre ,  Le Gall, Stéphane ,  Bourret, Gérard ,  Pochet, Jacques

IPC: H04B9/00 ,  H04L25/49 ,  H04B17/02 ,  G08C19/28

CPC classification number: H04L25/4906 ,  G08C19/28 ,  H04B10/077 ,  H04B17/40 ,  H04B2210/074

Abstract: Le procède consiste à substituer momentanément au train numérique de données transmis un message de télésignalisation formé de séquences consécutives obtenues chacune par répétition d'un motif binaire spécifique parmi plusieurs motifs binaires possibles engendrés à l'aide dessous harmoniques 2 et 4 du signal d'horloge de trythme du train numérique et de leurs combinaisons logiques.
La figure montre un circuit d'émission de message de télésignalisation monté dans un équipement d'un liaison numérique à très grand débit pourvu d'un circuit de détection et de gestion des alarmes (6') et d'un circuit (3) de récupération de cadence de bit du train numérique. Des diviseurs par deux (10, 14) et une porte logique (16) permettent α engendrer trois sortes de motifs à partis du rythme récuperé : 1010, 1100, 1000 tandis qu'un séquenceur (21) assure la composition des séquences de motif au sein d'un message de télésignalisation par l'intermédiaire d'un multiplexeur (20) à entrée câblée et d'un circuit de sélection de générateurs de motif (11, 15, 16) et qu'un aiguillage (18) insére le message de télésignalisation à la place du train numérique.

公开(公告)号：EP0183124A1

公开(公告)日：1986-06-04

申请号：EP85114348.7

申请日：1985-11-12

Applicant: ALCATEL CIT

Inventor： Jurczyszyn, Michel ,  Marchand, Michel

IPC: G02B6/42

CPC classification number: G02B6/4238

Abstract: La source optique comporte une diode laser (2) montée sur une embase (1) et couplée optiquement à une fibre optique (4) montée sur une pièce porte-fibre (3) rendue solidaire de l'ambase.
Elle comporte en outre une pièce intercalaire (5) fixée mécaniquement sur l'embase (1) et à laquelle est fixée par soudure par résistance électrique la pièce porte-fibre (3).
Application: télécommunications par voie optique.

公开(公告)号：EP0162442A1

公开(公告)日：1985-11-27

申请号：EP85106205.9

申请日：1985-05-21

Applicant: ALCATEL CIT

Inventor： Le Mouel, Bernard ,  Le Bescont, Hervé ,  Le Meur, Jean-Paul

IPC: H04L25/49

CPC classification number: H04L25/4906

Abstract: Le procédé de transmission synchrone de données utilise un code binaire-binaire de type MB 1C 1T dans lequel les données à transmettre mises sous forme binaire sont partagées en blocs successifs de M bits inversés lorsqu'ils présentent une disparité (marque-espaces) de même signe que les données déjà codées et compléter par un bit d'inversion signalant s'il y a eu inversion et par un bit de trame constitué d'un bit de parité permettant de récupérer au décodage le découpage par blocs effectué au codage. La figure représente un codeur avec en entrée un démultiplexeur (10) effectuant le découpage par blocs, suivi de circuits de calcul de la somme numérique mot et de parité (15) et de la somme numérique courante (16), avec un circuit d'inversion (21) qui traite les blocs issus de multiplexeur (10) et leur bit de parité sous la commande d'un circuit de décision d'inversion (19) et avec un multiplexeur (22) transformant en une suite isochrone le signal binaire codé issu du circuit d'inversion (21) et complété par un bit de trame.

公开(公告)号：EP0154341A1

公开(公告)日：1985-09-11

申请号：EP85102565.0

申请日：1985-03-07

Applicant: ALCATEL CIT

Inventor： Arnould, Emmanuel ,  Dugre, Jean-Pierre

IPC: G06F15/332

CPC classification number: G06F17/147 ,  G06T9/007

Abstract: Le processeur de calcul comporte un module de traitement formé de quatre étages montés successivement qui comportent, pour le premier étage un premier additionneur/ soustracteur (10) d'entrée du module, pour le deuxième étage, un deuxième additionneurisoustracteur (20) dont les deux bus d'entrée sont reliés chacun sélectivement au bus de sortie (SI) du premier étage ou à celui de sortie d'un registre (24A, 24B) d'entrée de ce deuxième étage, chargé à partir du bus de sortie du premier ou du quatrième étage (SI, SIV), pour le troisième étage, un multiplicateur (30) relié à une mémoire (32) de valeurs de fonctions cosinus/sinus et au bus de sortie (SII) du deuxième étage, et pour le quatrième étage, un troisième additionneur'soustracteur (40) de sortie du module, dont les deux bus d'entrée sont reliés chacun sélectivement au bus de sortie (SIII) du troisième étage ou à celui de sortie d'un registre (43A, 43B) d'entrée de cet étage chargé à partir du multiplicateur.
Application: compression d'un signal de télévision.

公开(公告)号：EP0133703A2

公开(公告)日：1985-03-06

申请号：EP84109468.3

申请日：1984-08-09

Applicant: ALCATEL CIT

Inventor： Kaczerowski, André

IPC: H04Q11/04

CPC classification number: H04Q11/04

Abstract: L'invention concerne un centre satellite numérique permettant le raccordement d'abonnés analogiques et d'abonnés numériques.
Il comporte une unité de commande numérique (UCN) et des concentrateurs numériques d'abonnés d'au moins un des types suivants; type local pour abonnés analogiques (CNLA), de type éloigné pour abonnés analogiques (CNEA), de type local pour abonnés numériques (CNLN), de type éloigné pour abonnés numériques (CNEN) et de type éloigné mixte (CNEM) pour abonnés analogiques et abonnés numériques, chaque concentrateur étant relié à l'unité de commande par une liaison multiplex (L1, L2, 9, 18, 28), l'unité de commande assurant une concentration desdites liaisons multiplex et étant reliée à un central numérique de rattachement par une liaison multiplex (29).

公开(公告)号：EP0129098A1

公开(公告)日：1984-12-27

申请号：EP84105919.9

申请日：1984-05-24

Applicant: ALCATEL CIT

Inventor： Lankar, André ,  Lalanne, Alain

IPC: H03L7/14 ,  H04J3/06

CPC classification number: H04J3/0676 ,  H03L7/14 ,  H04J3/0691

Abstract: L'invention concerne les bases de temps asservies à une horloge externe et plus particulièrement les générateurs qui les composent.
Le base de temps est constituée d'au moins un générateur (G) comportant de manière connue un oscillateur (OS) contrôlé en tension par un signal obtenu en comparant un signal d'asservissement (Sko) émanant d'une l'horloge externe et un signal de sortie (SL) produit par la base de temps.
Chaque générateur comporte au moins un comparateur différentiel (CP2) recevant le signal d'asservissement externe et le signal de sortie oi-dessus évoqués et alimentant un circuit sommateur (SS) inséré en amont de l'entrée de commande de l'oscillateur (OS) du générateur considéré, ainsi qu'un dispositif de calibrage comprenant un détecteur de seuil (DS1) connecté en dérivation en sortie du comparateur (CP2) et un circuit de réglage de tension de calibrage (CR T ) inséré entre le détecteur de seuil (DS1) et une seconde entrée du sommateur (SS), un circuit de déclenchement (CDE) contrôlant le circuit de réglage (CRT).
L'invention concerne les systèmes d'horloge notamment mis en oeuvre dans les autocommutateurs numériques.