-
公开(公告)号：KR1019970056227A
公开(公告)日：1997-07-31
申请号：KR1019950049368
申请日：1995-12-13
Inventor： 윤용익 , 조주현 , ____________________________________________________________________________________________________________________________________________________________________________________ , ____________________________________________________________________________________________________________________________________________________________________________________ , 박영호 , 박영호
IPC: H04L12/24
Abstract: 본 발명은 분산 실시간 시승템 내에서의 트랜잭션 처리 방법에 관한 것으로, 협력자 트랜잭션이 실시간 처리를 위하여 시간적인 제약조건을 포함하여 분산된 트랜잭션들간에 상호 일치성 및 원자성이 보장되도록 원격 처리를 요구하는 제1단계; 상기 제1단계 수행 후, 원격 처리 요구를 위하여 전송할 메세지를 통신영역에 저장하는 제2단계; 상기 제2단계 수행 후, 분산 원격 처리 메세지를 수신하여 실시간 처리를 수행할 참여자 트랜잭션을 생성하는 제3단계; 상기 제3단계 수행 후, 참여자 트랜잭션이 수행을 완료한 후에 수행 결과를 협력자 트랜잭션이 수신할 영역이 비동기적으로 저장하는 제4단계; 및 상기 제4단계 수행 후, 협력자 트랜잭션이 요구하였던 원격 참여자 트랜잭션으로부터 비동기적으로 수신된 메세지를 수신 명령어 없이 취하는 제5단계를 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR1019970049792A
公开(公告)日：1997-07-29
申请号：KR1019950055919
申请日：1995-12-23
IPC: G06Q50/00
Abstract: 본 발명은 패킷 폐쇄 사용자 그룹 구현을 위한 데이터 처리 방법에 관한 것으로, 임의 서비스 구동을 명령받으면 명령어가 의미하는 동작이 무엇인지를 구분하여 요구별로 프로세서를 생성할 수 있도록 하는 제1 단계, 프로세서가 생성된 직후에는 등록, 삭제, 등록된 CUG 출력기능에 따라 시스템 사전점검을 수행하는 제2 단계, 및 상기 시스템이 정상이면 입력되는 명령어의 기능에 따라 폐쇄 사용자 기능 등록 수행 과정이나, 폐쇄 사용자 기능 삭제 기능 수행 과정이나, 폐쇄 사용자 등록 정보 출력 요구에 대한 출력 기능 수행 과정을 수행하는 제3 단계를 포함하는 것을 특징으로 하여 향후 데이터 베이스의 오류나 시스템의 고장 검출이 용이하여 안정적인 시스템 운용에 크게 기여할 것이다.
-
公开(公告)号：KR1019970049598A
公开(公告)日：1997-07-29
申请号：KR1019960019877
申请日：1996-06-04
IPC: G06F12/08
Abstract: 본 발명은 통신망에서 서로 다른 번지를 사용하는 부망(Sub-network)사이에서 번지 변환이 실시간으로 가능한 3-포트(port) 내용 번지 메모리(Content Addressable Memory; CAM)에 관한 것으로서, 수시로 번지 등록 및 해제가 이루어지며, 고속의 전송로를 사용하는 최근의 통신망 추세하에서 CPU 경로를 데이타의 흐름과 독립적으로 메모리에서 분리시켜 3-포트(port)개념을 도입하고, 액세스 스케줄링 제어를 제거하여 고속의 번지 변환을 가능케 함으로 이에 대한 신뢰성을 높인 3-포트 CAM을 제공하기 위해 메모리의 등록 데이타의 저장, 해제 그리고 확인기능을 수행하기 위한 제어신호를 출력하는 CPU 제어부(21), 메모리에 등록된 데이타의 유효성 여부를 나타내는 엠티신호를 출력하는 엠티 제어부(22), 등록 데이타를 저장하여 출력하고, 외부의 전송로로부터 입력되는 수신 데이타를 메모리에 저장된 송수신 관련 데이타와 비교하여 그 결과인 매칭신호를 출력하는 룩업 테이블(23), 메모리에 저장된 등록 데이타를 저장하여 읽기 번지에 의해 출력하는 CPU 일기선택부(24), 수신 데이타의 반환 데이타와 라우팅 정보를 출력하는 수신 반환 선택부(25), 송신 데이타의 반환 데이타를 출력하는 송신 반환 선택부(26)를 구비하여 고속의 번지 변환이 가능하고 번지 변환의 신뢰성을 향상시키는 효과가 있다.
-
公开(公告)号：KR100116044B1
公开(公告)日：1997-06-05
申请号：KR1019930029595
申请日：1993-12-24
IPC: H04L12/851 , H04L12/861 , H04L12/947 , H04L12/721 , H04L12/70
-
115.发明授权
公开(公告)号：KR1019970008911B1
公开(公告)日：1997-05-30
申请号：KR1019940019539
申请日：1994-08-08
Applicant: 한국전자통신연구원
IPC: H04L12/46
Abstract: A layer connection tester using the header error control(HEC) fields of the ATM cell in the local system where enables to open the permanent communication path through the CPU between the divided chips, and finds the connection bit error and connection error. The said tester consists of the first connection means(5) where inserts the data to detect the connection error into the HEC fields of the transmission data; the first receipt connection means(9) where outputs the data to the FIFO(12) and the error mark data and result signal to out-side, the second connection means(13) where inserts the data to detect the connection error into the HEC fields of the transmission data; the second receipt connection means(7) where outputs the data to the FIFO(6) and the error mark data and result signal to out-side.
Abstract translation: 使用本地系统中ATM信元头标错误控制（HEC）字段的层连接测试仪，可以通过CPU在划分的芯片之间打开永久通信路径，并发现连接位错误和连接错误。 所述测试器包括第一连接装置（5），其将数据插入到传输数据的HEC字段中以检测连接错误; 第一接收连接装置（9），其将数据输出到FIFO（12），并将错误标记数据和结果信号输出到外侧;第二连接装置（13），其插入数据以检测连接错误到HEC 传输数据的字段; 第二接收连接装置（7），其将数据输出到FIFO（6），并将错误标记数据和结果信号输出到外侧。
-
Patent Agency Ranking
公开(公告)号：KR1019970006945B1
公开(公告)日：1997-04-30
申请号：KR1019940025375
申请日：1994-10-04
IPC: H04M3/22
Abstract: A size output method of a performance block per a processor outputs a size of a performance block per a processor as well as the information about the size, thereby systematically managing a processor memory. The method includes the steps of: (1) storing an initial data(B_BLK_TBL,OMP,dg) of blocks and an initial data(B_ASS_TYPE_INF,dg) of a connection exchange sub-system into a memory; (2) determining whether a predetermined performance block is loaded to a main processor or to a connection exchange processor(ASP) with reference to a block name and a bit stream from the initial data of the blocks; (3) matching a performace block according to the determined result of the step(2); (4) returning to the second step(2) if there is a performance block not matched, and detecting a performance block size if there is no performance not matched; (5) calculating each performance block size if there is no next performance block after detecting the performance block size; and (6) selecting an output format by the user through a menu of a pull down type.
Abstract translation: 每个处理器的性能块的尺寸输出方法输出每个处理器的性能块的大小以及关于尺寸的信息，从而系统地管理处理器存储器。 该方法包括以下步骤：（1）将连接交换子系统的块的初始数据（B_BLK_TBL，OMP，dg）和初始数据（B_ASS_TYPE_INF，dg）存储到存储器中; （2）参照来自块的初始数据的块名称和位流来确定预定性能块是否被加载到主处理器或连接交换处理器（ASP）; （3）根据步骤（2）的确定结果匹配性能块; （4）如果存在不匹配的性能块，则返回到第二步骤（2），并且如果没有性能不匹配则检测性能块大小; （5）如果在检测到性能块大小之后没有下一个性能块，则计算每个性能块大小; 和（6）用户通过下拉式菜单选择输出格式。
-
公开(公告)号：KR1019960016356A
公开(公告)日：1996-05-22
申请号：KR1019940025375
申请日：1994-10-04
IPC: H04M3/22
Abstract: 본 발명은 각 프로세서별 실행블럭의 크기 및 그에 대한 각종 정보를 출력하여 프로세서 메모리를 체계적으로 관리하기 위한 프로세서별 실행블럭의 크기 출력방법에 관한 것으로, 블럭들의 초기 데이타(B_BLK_TBL.OMP.dg)와 접속교환 서브시스템의 초기 데이타(B_ASS_TYPE_ INF.dg)를 전역 메모리에 저장하는 제1단계와, 상기 블럭들의 초기 데이타에서 블럭이름과 비트 스트림을 참조하여 소종의 실행블럭이 메인 프로세서에 로딩되는 것인지 접속교환 프레세서(ASP)에 로딩되는 것인지 판단하는 제2단계와, 상기 제2단계의 판단결과에 따라 실행블럭을 매칭하는 제3단계와, 매칭 않된 실행블럭이 있으면 상기 제2단계로 리턴하며, 없으면 상기 매칭된 실행블럭에 접근하여 크기를 추출하는 제4단계와, 크기를 추출할 다음 실행블럭이 없으면 상기 각각의 실행블럭 크기를 수치적으로 계산하는 제5단계와, 풀다운 방식의 메뉴를 통해 사용자로 하여금 출력형태를 선택하는 제6단계를 포함하는 것을 특징으로 한다.
-
公开(公告)号：KR1019950012322B1
公开(公告)日：1995-10-16
申请号：KR1019920026078
申请日：1992-12-29
IPC: H04L12/00
Abstract: The circuit is for generating position data of path overhead and control signals to control VC-4 projection and STM-1 flaming. The circuit comprises a control signal generator(21) for generating signals to control signal interface and VC-4 projection, an ATM cell control unit(22) for storing ATM cell and for generating cell reception start signal, and an odd parity signal generator(23) for generating odd parity signal by using control signal, data parity and cell reception start signal.
Abstract translation: 该电路用于产生路径开销和控制信号的位置数据，以控制VC-4投影和STM-1燃烧。 电路包括用于产生信号以控制信号接口和VC-4投影的控制信号发生器（21），用于存储ATM信元并用于产生信元接收开始信号的ATM信元控制单元（22）和奇校验信号发生器 23），用于通过使用控制信号，数据奇偶校验和单元接收开始信号来产生奇校验信号。
-
-
公开(公告)号：KR1019940017453A
公开(公告)日：1994-07-26
申请号：KR1019920026118
申请日：1992-12-29
IPC: H04L12/28
Abstract: 본 발명은 광대역 종합정보통신망(B-ISDN)에서 물리계층이 동기식 다중 계위(SDH) 환경하의 STM-1(Synchronous Transport Module-1)급 전성 속도를 갖도록 구현하기 위하여, 섹션 에러 모니터링 및 레포팅에 관련된 STM-1 프레임의 섹션 오버헤드바이트 검출 및 발생을 수행하는 장치 및 방법에 관한 것으로, 리셋신호와 시스템 클럭 및 프레임 싱크신호가 인가되도록 연결되어 있으며, 특정 부호화(BIP-24)계산을 위해서 필요한 제어신호들을 발생시키는 3-6상 신호 발생부(21); 옵헤드 입력 클럭 및 오버헤드 입력 싱크신호가 인가되도록 연결되어 있으며, 섹션 오버헤드 바이트 중에서 특정 바이트(B2, Z2)의 위치를 찾아내어 이에 대한 인에이블신호를 발생시키는 위치 지시 신호 발생부(22); 및 상기 시스템 클럭 및 프레임 싱크신호와, 상기 오버헤드 입력 클럭 및 오버헤드 입력 싱크신호와, 오버헤드 입력 데이타가 인가되도록 연결되어 있고, 프레임 데이타 버스에 접속되어 있으며, 상기 3-상 신호 발생부(21)와 위치 지시 신호 발생부(22)에서 제공되는 제어 신호에 따라 부호화(BIP-24) 계산을 수행하고 특정 섹션 오버헤드 바이트(Z2) 값을 생성하고, 전체 오버헤드가 저장되도록 하는 오버헤드 발생부(23)를 포함하도록 구성되고, 상기 장치에서 섹션 에러 모니터링 및 레포팅에 관련된 STM-1 프레임의 섹션 오버헤드바이트 검출 및 발생을 수행하기 위하여, 현재 프레임에 대한 특정 부호(BIP-24) 계산을 수행하는 (71) 제1단계; 및 상기 제1단계(71)에서 계산된 값과 다음 프레임의 특정 바이트(B2)값을 비교하여 다른 특정 바이트(Z2) 값을 발생하는 (72,73) 제2단계를 포함하여 수행되도록 한다.
-
-
-
-
-
-
-
-
-
Search Results
120
records
(took 0.023 seconds)
