센서망 환경에서의 전력소모 최소화를 위한 위치인식 장치및 방법
    1.
    发明公开
    센서망 환경에서의 전력소모 최소화를 위한 위치인식 장치및 방법 失效
    识别位置传感器网络环境中电力消耗最小化的装置和方法

    公开(公告)号:KR1020070061111A

    公开(公告)日:2007-06-13

    申请号:KR1020060046987

    申请日:2006-05-25

    CPC classification number: H04W64/003 H04W52/0216 H04W56/00 H04W84/18

    Abstract: An apparatus and a method of recognizing a position for minimizing power consumption in a sensor network environment are provided to continuously recognize the position in spite of expansion of a system through auto beaconing of a semi-automatic type. A method of recognizing a position for minimizing power consumption in a sensor network environment includes the steps of: calculating initial position coordinates with beacon information received from adjacent beacons through a broadcasted beacon solicitation signal, transmitting a synchronizing signal to the corresponding beacons, and synchronizing the signal(S100); receiving supersonic waves generated in the adjacent beacons activated through a broadcasted start message, and calculating position coordinates(S200); and transmitting a handoff processing message to a newly activated beacon if the calculated position coordinates exist at a pre-set handoff critical position, and performing a handoff processing routine(S300).

    Abstract translation: 提供一种用于识别用于使传感器网络环境中的功率消耗最小化的位置的装置和方法,用于通过半自动类型的自动信标来连续识别该系统的位置。 识别用于使传感器网络环境中的功率消耗最小化的位置的方法包括以下步骤:通过广播的信标请求信号计算从相邻信标接收到的信标信息的初始位置坐标,将同步信号发送到相应的信标, 信号(S100); 接收通过广播开始消息激活的相邻信标中产生的超音速波,并计算位置坐标(S200); 以及如果所计算的位置坐标存在于预设切换临界位置并且执行切换处理例程(S300),则将切换处理消息发送到新激活的信标。

    단위 스위치를 이용한 티유12 공간 스위치
    2.
    发明公开
    단위 스위치를 이용한 티유12 공간 스위치 失效
    12个使用单元开关的空间开关

    公开(公告)号:KR1019970056283A

    公开(公告)日:1997-07-31

    申请号:KR1019950055875

    申请日:1995-12-23

    Abstract: 본 발명은 SDH(Synchronous Digital Hierachy)의 망노드간 접속신호로 사용되는 STM-N(Synchronous Transfer Module-N) 신호내에 포함된 종속신호 TU-12(Tributary Unit-12) 신호의 교차연결(Cross-Connection)을 위한 T(Time)-S(Space)-T(Time)3단으로 구성된 스위치 네트웍중 S(Space)단에 해당하는 TU-12 신호용 공간 스위치에 관한 것으로서, 전단 T(Time) 스위치에서 LBUS 형태로 총 44개의 LBUS를 입력하는 수신 수단(40), 상기 수신 수단(40)으로 부터 22개의 LBUS를 입력하여 이들간에 22 x 22 공간 스위칭을 구성하는 다수개의 스위칭 수단(10), 상기 다수개의 스위칭 수단(10, 11)에 연결되어 LBUS 형태로 총 44개의 LBUS를 출력하는 드라이버 수단(50), CPU와 접속하여 상기 다수개의 스위칭 수단(10, 11)을 제어하기 위해 필요한 신호를 생성해주는 CPU 인터페이스 수단(20), 외부에서 클럭을 입력받아 상기 다수개의 위칭 수단(10, 11)에 필요한 클럭을 공급하는 클럭 분배 수단(30)을 구비하여 SDH에 적용이 가능한 논블로킹 22 x 22 공간 스위치 구성이 가능하며, 스위치의 입출력 신호로 정의한 새로이 만든 신호 프레임(LBUS)에 임의 패턴의 삽입/검출을 위한 ID바이트 및 BIP 바이트를 할당하여 시스템을 구성하는 보드간 장애감시 및 시스템의 시험시에 매우 유용하게 사용할 수 있는 효과가 있다.

    로컬시스템에서 에이. 티. 엠(ATM) 셀의 헤더 에러 제어(HEC)필드를 이용한 계층 접속 검사 장치
    3.
    发明授权
    로컬시스템에서 에이. 티. 엠(ATM) 셀의 헤더 에러 제어(HEC)필드를 이용한 계층 접속 검사 장치 失效
    使用头错误控制(HEC)进行层连接测试的设备本地系统中的ATM信元

    公开(公告)号:KR1019970008911B1

    公开(公告)日:1997-05-30

    申请号:KR1019940019539

    申请日:1994-08-08

    Abstract: A layer connection tester using the header error control(HEC) fields of the ATM cell in the local system where enables to open the permanent communication path through the CPU between the divided chips, and finds the connection bit error and connection error. The said tester consists of the first connection means(5) where inserts the data to detect the connection error into the HEC fields of the transmission data; the first receipt connection means(9) where outputs the data to the FIFO(12) and the error mark data and result signal to out-side, the second connection means(13) where inserts the data to detect the connection error into the HEC fields of the transmission data; the second receipt connection means(7) where outputs the data to the FIFO(6) and the error mark data and result signal to out-side.

    Abstract translation: 使用本地系统中ATM信元头标错误控制(HEC)字段的层连接测试仪,可以通过CPU在划分的芯片之间打开永久通信路径,并发现连接位错误和连接错误。 所述测试器包括第一连接装置(5),其将数据插入到传输数据的HEC字段中以检测连接错误; 第一接收连接装置(9),其将数据输出到FIFO(12),并将错误标记数据和结果信号输出到外侧;第二连接装置(13),其插入数据以检测连接错误到HEC 传输数据的字段; 第二接收连接装置(7),其将数据输出到FIFO(6),并将错误标记数据和结果信号输出到外侧。

    위치 측정 장치, 이를 이용한 위치 측정 시스템 및 그 방법
    4.
    发明授权
    위치 측정 장치, 이를 이용한 위치 측정 시스템 및 그 방법 失效
    位置测量装置,使用该装置的系统和方法

    公开(公告)号:KR100673484B1

    公开(公告)日:2007-01-24

    申请号:KR1020050039280

    申请日:2005-05-11

    Abstract: 본 발명은 위치 측정 장치, 이를 이용한 위치 측정 시스템 및 그 방법에 관한 것이다.
    실시간으로 위치가 변동하는 수신기의 위치를 측정하는 시스템에서, 송신기는 고유 식별 정보를 갖고, 고정된 위치에 설치되어 전송 속도가 상이한 두 종류의 신호를 송수신한다. 수신기는 이동 가능하며, 송신기가 송출한 상기 두 종류의 신호를 수신하여, 두 신호의 수신 시간차를 기초로 송신기로부터의 거리를 계산한다. 그리고, 호스트는 수신기와 연결되어, 수신기가 계산한 송신기와의 거리값을 전송받고, 이를 이용하여 수신기의 위치 정보를 생성한다.
    RF 신호, 초음파 신호, 스케줄링, 위치 인식

    에스티엠 기반 에이티엠 셀 물리계층 처리회로
    5.
    发明公开
    에스티엠 기반 에이티엠 셀 물리계층 처리회로 失效
    基于STM的ATM信元物理层处理电路

    公开(公告)号:KR1019980014261A

    公开(公告)日:1998-05-25

    申请号:KR1019960033173

    申请日:1996-08-09

    Abstract: 본 발명은 에스티엠(STM; Synchronous Transfer Mode; 이하, STM이라 함) 기반 에이티엠(ATM; Asynchronous Transfer Mode; 이하, ATM이라 함) 셀 물리계층 처리회로에 관한 것이다.
    바이트 처리부와 병렬 처리부 사이의 1:4 다중, 역다중화부를 가지는 전체 회로의 구조와, ATM 셀처리부에서 16bit UTOPIA 형식의 데이타와 표준 ATM셀 형식간의 실시간 변환 방법과, 전체의 회로를 9×30의 형식으로 동작시키기 위한 제어회로에 관해 개시된다.

    데이타 접속을 위한 선입선출(FIFO) 회로
    6.
    发明授权
    데이타 접속을 위한 선입선출(FIFO) 회로 失效
    首先在第一个电路

    公开(公告)号:KR100123836B1

    公开(公告)日:1997-11-25

    申请号:KR1019940021088

    申请日:1994-08-25

    Abstract: A FIFO circuit for data access is provided which absorbs the clock difference between to two hierarchies and easily monitors the state of memory. The FIFO circuit includes a memory 1 for storing data, a write controller 2 for controlling writing into the memory 1, a read controller 4 for controlling reading from the memory 1, and a flag state manager 3 for maintaining the flag state of the memory 1, thereby easily connecting the two hierarchies.

    Abstract translation: 提供了一种用于数据访问的FIFO电路,其吸收了两个层次之间的时钟差异,并且容易地监视存储器的状态。 FIFO电路包括用于存储数据的存储器1,用于控制对存储器1的写入的写入控制器2,用于控制从存储器1读取的读取控制器4以及用于维持存储器1的标志状态的标志状态管理器3 ,从而容易地连接两个层次。

    비 티유 프레임 감시/제어 장치
    7.
    发明公开
    비 티유 프레임 감시/제어 장치 失效
    非瓷砖框架监控/控制设备

    公开(公告)号:KR1019970056417A

    公开(公告)日:1997-07-31

    申请号:KR1019950055874

    申请日:1995-12-23

    Abstract: 본 발명은 비 티유 (TU) 프레임 감시/제어 장치에 관한 것으로서, 외부로부터 TU 기준 클럭과 데이터 선택 제어 클럭을 입력받아 다중되어 있는 TU신호에서 각각의 TU 데이터를 추출하기 위한 21 TU 선택 신호를 출력하는 TU클럭 제어 신호 생성 수단(10); 채널 데이터를 입력받아 데이터 선택 제어 클럭에 의해 21개의 TU 신호를 선택하여 21 TU 다중 데이터와 TU 다중 신호를 출력하는 채널 선택수단(20); 상기 채널 선택 수단(20)의 21 TU다중 데이터를 입력받아 상기 TU 클럭 제어 신호 생성 수단(10)의 21 TU 선택 신호에 의해 선택하여 각각의 21개 데이터에서 모두 0 신호를 검출하여 TU 삽입 제어 신호를 출력하는 비 TU 프레임 신호 검출 수단(30); 상기 비 TU 프레임 신호 검출 수단(30)의 출력을 입력받아 비 TU 프레임 신호를 삽입하기 위한 LUG 제어 신호를 생성하여 출력하는 LUG 제어신호 생성 수단(40); 상기 채널 선택 수단(20)의 TU 다중 신호와 상기 LUG 제어 신호 생성 수단(40)의 LUG 제어 신호를 입력받아 비 TU 프레임 신호를 삽입하여 다중된 신호를 출력하는 LUG 신호 삽입수단(50); 및 상기 LUG 신호 삽입 수단(50)의 다중된 신호와 외부의 데이터 선택 제어 클럭과 시스템 클럭을 입력받아 위상을 조절하여 위상 조절화된 TU 신호를 출력하는 데이터 지연 수단(60)을 구비하여 수신부의 LPOM의 기능과 연동하여 송신부에서 데이터 프레임의 해체없이 관련 TU 타이밍만으로 제어 신호를 만들어서 TU 프레임의 존재여부를 감시하고, 특정 오버헤드의 제어를 함에 있어서 포인트 생성부 하나로서 21개의 TU 프레임을 제어 할 수 있는 효과가 있다.

    ATM 물리 계층 가입자 액세스 처리기
    8.
    发明授权
    ATM 물리 계층 가입자 액세스 처리기 失效
    ATM物理层订户访问处理器

    公开(公告)号:KR1019970002714B1

    公开(公告)日:1997-03-08

    申请号:KR1019940025573

    申请日:1994-10-06

    Abstract: ATM physical class subscriber access processor includes: a transmitting cell processor(29) for receiving ATM cell from ATM hierarchy, and performing VC-4 pay load mapping; VC-4 generator(30) for generating VC-4(virtual container-4) signal; a pointer generator(7) for mapping a transmitting VC-4 signal to STM-1 frame; a frame generator(31) for generating STM-1 frame; a frame terminator(34) for processing a STM-1 frame; a pointer discriminator/processor(21) for detecting VC-4 signal from STM-1 frame; VC-4 terminator(33) for processing an error detection information and an overhead information; a receiving cell processor(32) for outputting ATMcell to ATM hierarchy; a connector(28) for connecting between the above elements(21,29-34) and the CPU. Accordingly, the ATM physical class subscriber access processor real-time processes a data error, accumulates all statistic errors generated on a transmission line path, and includes ATM cell by using asynchronous method without regard to a service speed of ATM cell.

    Abstract translation: ATM物理用户接入处理器包括:用于从ATM层级接收ATM信元并执行VC-4支付负载映射的发送小区处理器(29) 用于产生VC-4(虚拟容器-4)信号的VC-4发生器(30) 用于将发送VC-4信号映射到STM-1帧的指针发生器(7); 用于产生STM-1帧的帧发生器(31); 用于处理STM-1帧的帧终止器(34); 用于检测来自STM-1帧的VC-4信号的指针鉴别器/处理器(21) 用于处理错误检测信息和开销信息的VC-4终止器(33); 接收单元处理器(32),用于将ATM信元输出到ATM分级; 用于连接上述元件(21,29-34)和CPU之间的连接器(28)。 因此,ATM物理类订户接入处理器实时处理数据错误,累积在传输线路径上产生的所有统计误差,并且不考虑ATM信元的服务速度,使用异步方式包括ATM信元。

    블로킹 확률이 없는 교차 스위치 장치
    9.
    发明公开
    블로킹 확률이 없는 교차 스위치 장치 失效
    跨阻塞概率的交叉设备

    公开(公告)号:KR1019960028660A

    公开(公告)日:1996-07-22

    申请号:KR1019940035770

    申请日:1994-12-21

    Abstract: 본 발명은 SDH 기반의 광대역 디지탈 교차스위치(BDXC: Broadband Digital Cross-connect)에서 교차연결 발생시 기 서비스중인 스위칭 경로의 배재열 없이 블로킹 확률이 없는(Strictly Non-blocking) 상태로 스위치 제어가 가능하도록 하는 스위치 장치를 제공하는데 그 목적이 있으며, 사이 목적을 달성하기 위한 본 발명은, 역다중부에 대해서만 동작속도가 병렬 STM-4급 속도(77.7Mbps)이고 나머지 부분은 병렬 AU3급 속도(6.49Mbps)이므로 CMOS 기술로 제작이가능하다. 스위치 네트워크의 자체 고장 진단기능을 위하여 입력되는 STM-4급 신호에 대해서는 안쓰는 오버헤드 자리에삽입된 BIP(Bit Interleaved parity) 에러를 조사하고 출력되는 STM-4급 신호에는 BIP를 계산하여 삽입하도록 구성된다. 이에 따라 TST 스위치 네트워크에 적용할 경우, STM-4급 신호 16개를 병렬로 입출력하며, 입력된 신호를 AU3단위로 역다중하여 생성된 192개 AU3 신호를 공간스위칭 한 후 다중하여 출력한다.
    따라서 AU3단위 192×192 스위칭을 수행하므로 STM-4급 신호에 대하여 AU3 단위로 공간 및 시간스위칭을 할 수 있다.

    에이유(AU) 단위의 애드/드롭 기능을 수행하는 에스티엠-4 신호처리기
    10.
    发明授权
    에이유(AU) 단위의 애드/드롭 기능을 수행하는 에스티엠-4 신호처리기 失效
    SIM-4的信号处理器执行AU单元的添加/删除功能

    公开(公告)号:KR1019950013845B1

    公开(公告)日:1995-11-16

    申请号:KR1019920026136

    申请日:1992-12-29

    Inventor: 엄두섭 김재근

    Abstract: an optical receiving unit for converting an input STM-4 signal into an electric signal; a reception clock extracting unit for extracting a clock from the converted STM-4 signal; a demultiplexing unit for inputting a STM-4 frame from the optical receiving unit and a clock from the reception clock extracting unit, synchronizing them in frame, recovering it to an original STM-4 frame, extracting a multiplexer section over head MSOH and a regenerator section over head RSOH, processing the over head, and outputting it by the AU32; an AU point regulating unit for arranging frames of a transmitted AUG signal and a received AUG signal; a board switching unit for switching a high speed multiplexing board; a through/add signal selecting unit for inputting the AUG signal outputted from the board switching unit and the AUG signal outputted from the AU point regulating unit, separating the signals by the AU32, and selectively outputting one of the two signals; a through/loop-back controlling unit for inputting one of the output signal from the through/add signal selecting unit and the other output signal from the through/add signal selecting unit in the other direction of STM-4, and outputting all outputs of the signal processing unit; a multiplexing unit for switching the input AUG signal by the AU32, inserting the MSOH and RSOH, and outputting a completed STM-4 signal; and an optical transmission and reception unit for converting the STM-4 signal into a light to thereby output it.

    Abstract translation: 光接收单元,用于将输入的STM-4信号转换为电信号; 接收时钟提取单元,用于从转换的STM-4信号中提取时钟; 用于从光接收单元输入STM-4帧的解复用单元和来自接收时钟提取单元的时钟,将帧同步,将其恢复到原始STM-4帧,在头MSOH和再生器上提取复用器部分 部分头部RSOH,处理头部,并由AU32输出; AU点调节单元,用于布置发送的AUG信号的帧和接收的AUG信号; 用于切换高速复用板的板切换单元; 用于输入从板开关单元输出的AUG信号和从AU点调节单元输出的AUG信号的通/加信号选择单元,分离AU32的信号,并选择性地输出两个信号之一; 通过/回送控制单元,用于在通过/加法信号选择单元的输出信号中的一个输入信号和来自通/加信号选择单元的另一个输出信号在STM-4的另一个方向上输出, 信号处理单元; 用于通过AU32切换输入AUG信号的多路复用单元,插入MSOH和RSOH,并输出完成的STM-4信号; 以及用于将STM-4信号转换为光从而输出的光发送和接收单元。

Patent Agency Ranking