公开(公告)号：KR100572697B1

公开(公告)日：2006-04-24

申请号：KR1020040100584

申请日：2004-12-02

Applicant: 한국전자통신연구원

Inventor： 유준규 ,  김병학 ,  이남경 ,  오덕길 ,  이호진

IPC: H04B7/26

公开(公告)号：KR100534597B1

公开(公告)日：2005-12-07

申请号：KR1020030098281

申请日：2003-12-27

Applicant: 한국전자통신연구원

Inventor： 정훈 ,  오덕길 ,  이호진

IPC: H04W56/00

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은, 도플러 쉬프트를 이용한 망 동기화 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 수신한 위성신호를 통하여 도플러 쉬프트에 따른 이동 단말국에서의 위성신호 지연 시간 변동량을 보상하는, 도플러 쉬프트를 이용한 망 동기화 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결 방법의 요지
본 발명은, 도플러 쉬프트를 이용한 망 동기화 장치에 있어서, 위성으로부터 수신한 아날로그 위성신호를 디지털 위성신호로 복조하기 위한 복조수단; 상기 복조수단에서 복조한 위성신호를 방송신호로 복호하기 위한 복호수단; 상기 복조수단에서 복조한 위성신호를 통하여 도플러 쉬프트에 의한 주파수 에러를 추정하기 위한 주파수 에러 추정수단; 상기 주파수 에러 추정수단에서 추정한 주파수 에러를 이용하여 이동 방향 및 속도를 산출하고, 상기 산출한 이동 방향 및 속도를 위성신호 지연 시간 변동량으로 변환하기 위한 도플러 쉬프트 변환수단; 상기 복호수단에서 복호한 방송신호에 포함된 클럭 기준값을 통하여 중심국의 클럭을 복원하기 위한 클럭 복원수단; 상기 클럭 복원수단에서 복원한 중심국의 클럭을 이용하여 이동 단말국 자체 클럭 기준값을 생성하기 위한 클럭 기준값 생성수단; 상기 복호수단에서 복호한 방송신호에 포함된 망 동기 관련정보 및 상기 도플러 쉬프트 변환수단에서 변환한 위성신호 지연 시간 변동량을 이용하여 송신 타이밍을 산출하기 위한 송신 타이밍 산출수단; 및 상기 클럭 생성수단에서 생성한 이동 단말국 자체 클럭 기준값 및 상기 송신 타이밍 산출수단에서 산출한 송신 타이밍에 따라 최종 송신 타이밍을 결정하기 위한 송신 타이밍 결정수단을 포함함.
4. 발명의 중요한 용도
본 발명은 이동 위성통신 시스템 등에 이용됨.

公开(公告)号：KR100527849B1

公开(公告)日：2005-11-15

申请号：KR1020030098302

申请日：2003-12-27

Applicant: 한국전자통신연구원

Inventor： 김병학 ,  이호진 ,  김호겸 ,  오덕길

IPC: H04L7/00

CPC classification number: H04N21/6377 ,  H03L7/087 ,  H03L7/093 ,  H04L7/033 ,  H04N21/4305 ,  H04N21/658

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 레퍼런스 클럭 복원 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 포워드 링크의 MPEG-TS(Moving Picture Experts Group - Transport Stream) 내에 삽입된 PCR(Program Clock Reference)과 리턴링크 동기 유지 채널에 대한 동기 보상 정보를 이용하여 레퍼런스 클럭 복원 방식의 정확도를 개선하여 효율적이고 정확한 망동기 레퍼런스 클럭을 복원할 수 있는, 레퍼런스 클럭 복원 장치 및 그 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 레퍼런스 클럭 복원 장치에 있어서, 중심국에서 변조된 신호를 디지털 값으로 변환하기 위한 튜닝수단; 상기 튜닝수단에서 출력되는 MPEG-TS 내에 삽입된 PCR값과 단말의 로컬 클럭 카운트값을 이용하여 상기 중심국과 단말의 주파수 차이를 검출하여 상기 중심국의 클럭 주파수를 추적하기 위한 제 1 주파수차 검출수단; 상기 제 1 주파수차 검출수단에서 검출한 상기 단말과 중심국의 주파수 차이를 평활화하기 위한 제 1 필터링 수단; 상기 중심국에서 측정한 타이밍 예측 정보를 바탕으로 상기 단말이 상기 중심국의 클럭에 동기를 유지하기 위한 제 2 주파수차 검출수단; 상기 제 2 주파수차 검출수단에서 계산한 상기 단말과 중심국의 주파수 차이를 평활화하기 위한 제 2 필터링 수단; 상기 제 1 주파수차 검출수단의 동작과 상기 제 2 주파수차 검출수단의 동작을 천이해 주기 위한 스위칭 수단; 상기 스위칭 수단에서 출력한 디지털 신호를 아날로그 신호로 변환하기 위한 디지털-아날로그 변환수단; 상기 디지털-아날로그 변환수단에서 출력한 신호를 입력받아 원하는 주파수를 출력하기 위한 발진수단; 상기 발진수단에서 출력한 클럭을 카운트하여 상기 제 1 주파수차 검출수단으로 로컬 클럭 카운트값을 전달하기 위한 카운팅 수단; 및 상기 제 1 주파수차 검출수단을 통해 획득한 타이밍 정보를 리턴링크 동기 채널을 통해 전송하기 위한 전송 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 무선통신 시스템 등에 이용됨.

公开(公告)号：KR100474251B1

公开(公告)日：2005-03-09

申请号：KR1020020015624

申请日：2002-03-22

Applicant: 한국전자통신연구원

Inventor： 안동현 ,  이현 ,  임춘식 ,  오덕길

IPC: H04B7/155

Abstract: 본 발명은 차량탑재장치와 노변기지국 사이의 단거리 전용 통신 시스템에 관한 것으로, 노변기지국에서 두 개 이상의 송수신부(안테나, 또는 발광 및 수 광부 포함)를 서로 다른 공간적 위치에 배치시키고, 스위칭(Switching) 제어 기능을 도입하여 기저대역 처리장치에서 시분할 스위칭하여 이를 두 개 이상의 무선 송수신부 또는 안테나(발광 수광모듈)들에게 시분할로 송수신함으로써 기지국 통신영역 내에서의 난청지역, 특히 대형차량에 막혀 신호의 송수신이 불가한 지역의 통신불능을 해소하고, 나아가 특정 기지국의 통신 가능 영역의 공간적 모양을 다양하게 함으로써 차량탑재장치의 기지국 접속능력을 향상시키고, 기지국 장치에서 제공하는 서비스를 단말기가 성공적으로 수행할 수 있도록 통신 시간을 늘이는 것이다. 또한, 한 지역에서 한 개의 무선(또는 광) 채널을 두 대 이상의 기지국이 시분할로 공유할 수 있도록 기지국 간의 시분할 제어 방식을 제공하여 임의의 한 기지국이 독립적인 서비스를 제공할 수 있도록 함으로써 임의의 공간에 다수의 기지국을 운용할 수 장점이 있다.

公开(公告)号：KR100461544B1

公开(公告)日：2004-12-18

申请号：KR1020030012436

申请日：2003-02-27

Applicant: 한국전자통신연구원

Inventor： 김수영 ,  오덕길 ,  김재명

IPC: G06F11/10

CPC classification number: H03M13/2963 ,  H03M13/033 ,  H03M13/152 ,  H03M13/29 ,  H03M13/2909 ,  H03M13/2918 ,  H03M13/47 ,  H03M13/635 ,  H03M13/6368 ,  H03M13/6381 ,  H04L1/0009 ,  H04L1/0057 ,  H04L1/0069 ,  H04L1/1819

Abstract: The rate compatible code is formed by forming an m dimensional product code by using a systematic block code in a predetermined number of axes: The m dimensional product code is divided into an information block and 2m-1 parity blocks. Indices are allocated to the divided blocks of the information block and 2m-1 parity blocks. Combinations of the information block and corresponding parity blocks adjacent to the information block are obtained. A first weighting factor w1 for the combinations is estimated and saved. Another parity block adjacent to the saved combination is found and a new combination is formed. The first weighting factor w1 for the new combination is estimated. If there are combinations having the same first weighting factor w1, a second weighting factor w2 for the combinations is estimated and the combinations having a smaller value of w2 are neglected. Rate compatible having the combinations are formed.

Abstract translation: 通过在预定数量的轴上使用系统分组码来形成m维乘积码来形成速率兼容码：m维乘积码被分成信息块和2m-1个奇偶校验块。 指数被分配给信息块的分割块和2m-1个奇偶校验块。 获得与信息块相邻的信息块和相应的奇偶校验块的组合。 估计并保存组合的第一权重因子w1。 找到与保存的组合相邻的另一个奇偶校验块并形成新的组合。 估计新组合的第一个权重因子w1。 如果存在具有相同的第一权重因子w1的组合，则估计组合的第二权重因子w2，并忽略具有较小值w2的组合。 形成了具有组合的速率兼容性。

公开(公告)号：KR1020040056473A

公开(公告)日：2004-07-01

申请号：KR1020020082858

申请日：2002-12-23

Applicant: 한국전자통신연구원 ,  브이케이 주식회사

Inventor： 최권휴 ,  강군석 ,  김수영 ,  오덕길

IPC: H04J13/10

CPC classification number: H04L27/2621 ,  H04B1/707 ,  H04B2201/70706 ,  H04L5/0021 ,  H04L25/03866 ,  H04L27/2602

Abstract: PURPOSE: A scrambling system and method in a multi-carrier CDMA and a recording medium storing its program are provided to reduce a PARR(Peak-to-Average Power Ratio) by changing a scrambling code according to user's combination of orthogonal codes. CONSTITUTION: A symbol modulator modulates a bit sequence of the kth user into symbols(S1), and a multiplier multiplies each modulated symbols to an orthogonal code to spread it to a chip sequence(S2). An adder adds the spread chip sequences in synchronization with a symbol timing, and an interleaver performs interleaving on chip sequences of M number of symbols to be transmitted and aligns chips making the same symbols at M-chip intervals(S3). A serial/parallel converter converts the aligned chip sequences into a parallel chip signal having the number of sub-carriers(S4), and a scrambling chip vector generator and a multiplier multiply the parallel chip signal to a scrambling code and transmit it to an inverse Fourier converter(S5). The inverse Fourier converter, the parallel/serial converter and a guard time inserting unit modulate one chip of each sub-carrier to generate a multi-carrier signal, and output it(S6).

Abstract translation: 目的：提供多载波CDMA和存储其程序的记录介质中的加扰系统和方法，以通过根据用户的正交码组合改变扰码来降低PARR（峰值平均功率比）。 构成：符号调制器将第k个用户的比特序列调制成符号（S1），并且乘法器将每个调制符号乘以正交码以将其扩展到码片序列（S2）。 加法器将码片序列与符号定时同步地相加，并且交织器对要发送的M个码元的码片序列执行交织，并且以M码片间隔对准使相同符号的码片（S3）。 串行/并行转换器将对准的码片序列转换成具有子载波数的并行码片信号（S4），并且加扰码片矢量发生器和乘法器将并行码片信号乘以扰码并将其发送到反相 傅里叶变换器（S5）。 逆傅立叶变换器，并行/串行转换器和保护时间插入单元调制每个子载波的一个芯片以产生多载波信号并输出​​（S6）。

公开(公告)号：KR1020040031522A

公开(公告)日：2004-04-13

申请号：KR1020020060990

申请日：2002-10-07

Applicant: 한국전자통신연구원

Inventor： 송윤정 ,  김영완 ,  김내수 ,  오덕길

IPC: H04L27/22

CPC classification number: H04L27/2273 ,  H04L27/3809 ,  H04L2027/0028 ,  H04L2027/0057

Abstract: PURPOSE: An apparatus for compensating phase and gain imbalance between an I-channel and a Q-channel is provided to improve a function of a demodulator by detecting the imbalance between the I-channel and the Q-channel and correcting the detected imbalance. CONSTITUTION: An apparatus for compensating phase and gain imbalance between an I-channel and a Q-channel includes an A/D converter(102), a signal recovery unit(114), a decision unit(110), an I/Q gain imbalance detector(109), and an I/Q gain compensator(103). The A/D converter(102) is used for converting a received signal to a digital signal. The signal recovery unit(114) recovers a carrier and symbol timing of an output signal of the A/D converter. The decision unit(110) detects and decides a recovery signal from the signal recovery unit. The I/Q gain imbalance detector(109) is used for detecting the gain imbalance between the I-channel and the Q-channel from the recovery signal. The I/Q gain compensator(103) is installed between the A/D converter and the signal recovery unit in order to reflect an I/Q gain compensation value of the I/Q gain imbalance detector to the received signal.

Abstract translation: 目的：提供一种用于补偿I信道和Q信道之间的相位和增益不平衡的装置，以通过检测I信道和Q信道之间的不平衡以及校正检测到的不平衡来改善解调器的功能。 构成：用于补偿I信道和Q信道之间的相位和增益不平衡的装置包括A / D转换器（102），信号恢复单元（114），判定单元（110），I / Q增益 不平衡检测器（109）和I / Q增益补偿器（103）。 A / D转换器（102）用于将接收信号转换成数字信号。 信号恢复单元（114）恢复A / D转换器的输出信号的载波和符号定时。 决定单元（110）从信号恢复单元检测并确定恢复信号。 I / Q增益不平衡检测器（109）用于从恢复信号中检测I信道和Q信道之间的增益不平衡。 I / Q增益补偿器（103）安装在A / D转换器和信号恢复单元之间，以便将I / Q增益不平衡检测器的I / Q增益补偿值反映到接收信号。

公开(公告)号：KR1020040016366A

公开(公告)日：2004-02-21

申请号：KR1020020084738

申请日：2002-12-27

Applicant: 한국전자통신연구원

Inventor： 진밍루 ,  김수영 ,  오덕길

IPC: H04B1/62

CPC classification number: H03F1/3282 ,  H03F1/3247 ,  H03F1/3258

Abstract: PURPOSE: A predistortion method using sectionally differentiated polynomials and a predistorter in a high power amplifier using the same are provided to compensate the non-linearity of a high power amplifier through section-by-section polynomial predistortion and to guarantee an output back off gain. CONSTITUTION: A predistorter comprises the first C/P(Cartesian/Polar) converter(1), an amplitude predistortion part(2), a phase predistortion part(3), a P/C converter(4), a power amplifier(5), the second C/P converter(6), an amplitude adapter(7), and a phase adapter(8). The first C/P converter(1) receives a cartesian complex signal containing an input phase component(Ii) and a quadrature component(Qi), converts it into a polar complex signal containing an amplitude component(ri) and a phase component(qi), and transfers them to the amplitude predistortion part(2) and the phase predistortion part(3) respectively. The amplitude predistortion part(2) receives the converted amplitude signal(ri) and creates a previously distorted amplitude signal(rd). The phase predistortion part(3) receives the converted phase signal(qi) and the previously distorted amplitude signal(rd) and creates a previously distorted phase signal(qd). The P/C converter(4) converts the previously distorted polar complex signals(rd, qd) into cartesian complex signals(Id,Qd) respectively and outputs them to the power amplifier(5). The power amplifier(5) amplifies the cartesian complex signals(Id,Qd) and provides them to the second C/P converter(6). The second C/P converter(6) converts the amplified signals into output complex signals to be used as feedback signals and provides them to the amplitude adapter(7) and the phase adapter(8).

Abstract translation: 目的：提供一种使用截面多项式和使用其的高功率放大器中的预失真器的预失真方法，以通过逐段多项式预失真来补偿大功率放大器的非线性，并保证输出退避增益。 构成：预失真器包括第一C / P（笛卡尔/极坐标）转换器（1），幅度预失真部分（2），相位预失真部分（3），P / C转换器（4），功率放大器 ），第二C / P转换器（6），振幅适配器（7）和相位适配器（8）。 第一C / P转换器（1）接收包含输入相位分量（Ii）和正交分量（Qi）的笛卡尔复信号，将其转换为包含振幅分量（ri）和相位分量（qi）的极坐标复信号 ），并将它们分别转移到幅度预失真部分（2）和相位预失真部分（3）。 幅度预失真部分（2）接收转换后的振幅信号（ri）并产生一个先前失真的振幅信号（rd）。 相位预失真部分（3）接收转换的相位信号（qi）和先前失真的振幅信号（rd），并产生一个先前失真的相位信号（qd）。 P / C转换器（4）分别将先前失真的极坐标复信号（rd，qd）转换为笛卡尔复信号（Id，Qd），并将其输出到功率放大器（5）。 功率放大器（5）放大笛卡尔复信号（Id，Qd）并将它们提供给第二C / P转换器（6）。 第二个C / P转换器（6）将放大的信号转换为输出复合信号，以用作反馈信号，并将其提供给幅度适配器（7）和相位适配器（8）。

公开(公告)号：KR1020020051547A

公开(公告)日：2002-06-29

申请号：KR1020000080919

申请日：2000-12-22

Applicant: 한국전자통신연구원

Inventor： 김영완 ,  송윤정 ,  김내수 ,  오덕길

IPC: H04B15/06

CPC classification number: H04B15/06

Abstract: PURPOSE: An apparatus for canceling the leakage signal of a local oscillator signal is provided to remove a leakage signal from a local oscillator signal by detecting a reverse phase signal size difference and a phase difference, generated due to the signal path difference between a leakage signal and a reverse phase signal, and controlling the reverse phase signal with the detected differences. CONSTITUTION: An apparatus for canceling the leakage signal of a local oscillator signal is composed of an RF amplifier(20), a frequency converter(30), a band pass filter(50), a generator/adjuster(60), a detector(70), and a combiner(80). The RF amplifier(20) executes low noise amplification for an RF signal received through an antenna. The frequency converter(30) converts the RF signal inputted from the RF amplifier(20) into an IF signal by a local oscillator signal inputted from a local oscillator(40) and outputs the IF signal containing a leakage signal. The band pass filter(50) filters only a specific band among the output signals of the frequency converter(30). The generator/adjuster(60) generates the reverse phase signal of the local oscillator signal, adjusts the gain and phase of the reverse phase signal, and outputs the gain/phase-adjusted reverse phase signal. The detector(70) detects the gain difference and phase difference of the leakage signal inputted from the band pass filter(50) and the reverse phase signal inputted from the generator/adjuster(60), calculates a gain control value and a phase control value through the detected differences, and the calculated control values to the generator/adjuster(60). The combiner(80) combines the output signal of the band pass filter(50) with the output signal of the generator/adjuster(60) and outputs a leakage signal-cancelled IF signal.

Abstract translation: 目的：提供一种用于消除本地振荡器信号的泄漏信号的装置，用于通过检测由于泄漏信号之间的信号路径差产生的反相信号尺寸差和相位差来从本地振荡器信号中去除泄漏信号 和反相信号，并用检测到的差异控制反相信号。 一种用于消除本地振荡器信号的泄漏信号的装置由RF放大器（20），变频器（30），带通滤波器（50），发生器/调节器（60），检测器 70）和组合器（80）。 RF放大器（20）对通过天线接收的RF信号执行低噪声放大。 变频器（30）通过从本地振荡器（40）输入的本地振荡器信号将从RF放大器（20）输入的RF信号转换为IF信号，并输出包含泄漏信号的IF信号。 带通滤波器（50）仅对变频器（30）的输出信号中的特定频带进行滤波。 发生器/调节器（60）产生本地振荡器信号的反相信号，调整反相信号的增益和相位，并输出增益/相位调整的反相信号。 检测器（70）检测从带通滤波器（50）输入的泄漏信号和从发生器/调节器（60）输入的反相信号的增益差和相位差，计算增益控制值和相位控制值 通过检测到的差异，以及计算出的控制值到发电机/调节器（60）。 组合器（80）将带通滤波器（50）的输出信号与发生器/调节器（60）的输出信号组合，并输出泄漏信号消除的IF信号。

公开(公告)号：KR1020010076780A

公开(公告)日：2001-08-16

申请号：KR1020000004135

申请日：2000-01-28

Applicant: 한국전자통신연구원

Inventor： 송윤정 ,  김명섭 ,  오덕길

IPC: H04L27/00

CPC classification number: H04L27/2662 ,  H04L27/0014 ,  H04L27/066 ,  H04L2027/0036

Abstract: PURPOSE: A device and method for parallel-treating timing restoration using interpolation filter is provided to operate a symbol timing restoration circuit which use the interpolation filter in real time, and obtain a symbol timing error with high speed. CONSTITUTION: A frequency down and matching filter(103) downs an input frequency from an analog/digital converter(101) and detects by a matching operation. A digital interpolation filter(111) performs an interpolation filtering operation by a control signal for the output signals from the frequency down and matching filter(103). A decision section(106) decides and outputs a symbol from the input signal. A carrier restoration device(114) restores the carrier after receiving an output signal from the decision section(106). A symbol timing restoration device(112) controls filtering coefficient of the digital interpolation filter according to the input and output signal of decision section(106).

Abstract translation: 目的：提供一种使用内插滤波器并行处理定时恢复的装置和方法，用于实时使用内插滤波器的符号定时恢复电路，并以高速获得符号定时误差。 构成：降频和匹配滤波器（103）降低模拟/数字转换器（101）的输入频率，并通过匹配操作进行检测。 数字内插滤波器（111）通过来自频率下降和匹配滤波器（103）的输出信号的控制信号进行插值滤波操作。 决定部（106）从输入信号中决定并输出符号。 载波恢复装置（114）在从决定部（106）接收到输出信号之后恢复载波。 符号定时恢复装置（112）根据判定部（106）的输入和输出信号控制数字内插滤波器的滤波系数。