公开(公告)号：KR1020060020938A

公开(公告)日：2006-03-07

申请号：KR1020040069666

申请日：2004-09-01

Applicant: 삼성전자주식회사

Inventor： 박지훈 ,  윤승범 ,  한정욱 ,  김성균 ,  강성택 ,  박성우 ,  강상우 ,  서보영

IPC: H01L27/115

CPC classification number: H01L29/7881 ,  H01L27/11526 ,  H01L27/11534 ,  H01L29/42324 ,  H01L29/66795 ,  H01L29/785 ,  H01L21/28273 ,  H01L21/823437

Abstract: 본 발명의 플래쉬 메모리 소자 서로 다른 결정면에서 유래된 상부면 및 측면으로 이루어진 반도체 핀을 포함한다. 상기 플래쉬 메모리 소자는 상기 반도체 핀의 측면 및 상부면에 형성된 서로 다른 두께의 절연막들, 상기 절연막들 상에 차례로 형성된 저장 전극, 게이트 절연막 및 제어 게이트 전극을 포함한다. 얇은 절연막은 그것을 통해서 전하의 주입 또는 방출이 가능하게 하고, 두꺼운 절연막은 커플링 비율을 증가시킨다. 따라서, 플래쉬 메모리 소자의 프로그래밍 또는 소거 동작의 효율을 증대시킬 수 있다.
핀 전계효과 트랜지스터, 불휘발성 메모리, 커플링 비율

公开(公告)号：KR100546394B1

公开(公告)日：2006-01-26

申请号：KR1020030080574

申请日：2003-11-14

Applicant: 삼성전자주식회사

Inventor： 강성택 ,  윤승범 ,  한정욱 ,  서보영 ,  박성우 ,  박지훈

IPC: H01L27/115

CPC classification number: H01L21/0214 ,  H01L21/02249 ,  H01L21/02252 ,  H01L21/28273 ,  H01L21/3144

Abstract: 플로팅 게이트와 콘트롤 게이트 사이에 100Å 이하의 두께로 초박막화가 가능한 게이트간 절연막이 개재되어 있는 비휘발성 메모리 소자 및 그 제조 방법에 관하여 개시한다. 본 발명에 따른 비휘발성 메모리 소자에서 게이트간 절연막은 플로팅 게이트의 바로 위에 형성되어 있는 실리콘 산화질화막과, 실리콘 산화질화막 위에 그 보다 더 큰 두께로 형성되어 있는 산화막으로 이루어진다. 게이트간 절연막에서 실리콘 산화질화막과 산화막과의 사이에 질화막이 개재될 수 있다. 게이트간 절연막을 형성하기 위하여 NH
3 가스와 흔적량의 실란 계열 가스와의 혼합 가스 분위기에서의 열처리에 의해 플로팅 게이트 위에 질화막을 형성한다. N 및 O를 함유하는 가스 분위기에서의 열처리에 의해 상기 플로팅 게이트와 질화막과의 계면에 실리콘 산화질화막을 형성한다. 상기 질화막 위에 산화막을 형성한다.
EEPROM, 게이트간 절연막, 리텐션, 박막화, 러프니스

公开(公告)号：KR1020050120142A

公开(公告)日：2005-12-22

申请号：KR1020040045379

申请日：2004-06-18

Applicant: 삼성전자주식회사

Inventor： 박성우 ,  서병림 ,  장우익

IPC: H01L27/146 ,  H01L23/00

CPC classification number: H04N5/2254 ,  H01L21/78 ,  H01L31/0203 ,  H04N5/2252

Abstract: 이미지 센서 칩 사이즈 대비 모듈 면적을 축소시킨 카메라 모듈, 그리고 하우징 조립시 파티클에 의한 오염을 방지할 수 있는 카메라 모듈 제조방법을 제공한다. 본 발명에 따른 카메라 모듈은, 기판 위에 부착되어 와이어 본딩된 칩 형태의 이미지 센서를 포함하며, 와이어 본딩된 부분은 봉지재로 이루어진 댐(dam)으로 채워져 고정 및 보호된다. 이미지 센서 위에는 필터 역할을 하는 에폭시가 도포되어 있으며, 이 에폭시 위에 하우징이 올려져 있고, 하우징의 외측에는 피사체의 반사광을 입사받는 렌즈가 장착되어 있다.

公开(公告)号：KR1020050046949A

公开(公告)日：2005-05-19

申请号：KR1020030080574

申请日：2003-11-14

Applicant: 삼성전자주식회사

Inventor： 강성택 ,  윤승범 ,  한정욱 ,  서보영 ,  박성우 ,  박지훈

IPC: H01L27/115

CPC classification number: H01L21/0214 ,  H01L21/02249 ,  H01L21/02252 ,  H01L21/28273 ,  H01L21/3144

Abstract: In a method for forming a semiconductor device and a semiconductor device formed in accordance with the method, a thin dielectric layer is provided between a lower conductive layer and an upper conductive layer. In one embodiment, the thin dielectric layer comprises an inter-gate dielectric layer, the lower conductive layer comprises a floating gate and the upper dielectric layer comprises a control gate of a transistor, for example, a non-volatile memory cell transistor. The thin dielectric layer is formed using a heat treating process that results in reduction of surface roughness of the underlying floating gate, and results in a thin silicon oxy-nitride layer being formed on the floating gate. In this manner, the thin dielectric layer provides for increased capacitive coupling between the lower floating gate and the upper control gate. This also leads to a lowered programming voltage, erasing voltage and read voltage for the transistor, while maintaining the threshold voltage in a desired range. In addition, the size of the transistor and resulting storage cell can be minimized and the need for a high-voltage region in the circuit is mitigated, since, assuming a lowered programming voltage, pumping circuitry is not required.

公开(公告)号：KR1020050042720A

公开(公告)日：2005-05-10

申请号：KR1020040014054

申请日：2004-03-02

Applicant: 삼성전자주식회사

Inventor： 장용덕 ,  정해주 ,  박성우

IPC: H04N19/89 ,  H03M13/00

CPC classification number: H04N19/89

Abstract: 듀얼 스트림용 디지털 방송 송수신 시스템의 에러 정정 부호화/복호화 장치 및 그의 방법이 개시된다. 에러 정정 부호화 장치는, 노멀 데이터 패킷 및 로버스트 데이터 패킷을 트랜스버설 인코딩하여 패리티 패킷을 부가하는 TRS인코딩부와, 데이터 패킷 및 패리티 패킷을 소정의 패턴에 따라서 랜덤화하는 랜덤화부와, 랜덤화된 데이터 패킷 및 패리티 패킷에 패리티를 부가하는 RS 인코딩부와, 데이터 패킷 및 패리티 패킷을 노멀 데이터 및 로버스트 데이터로 분리하여 데이터 처리하는 패킷 포맷부, 및 패킷 포맷부를 제어하는 시스템 제어부를 갖는다. 따라서, 트랜스버설 리드 솔로몬 인코딩 방식을 적용한 듀얼 스트림용 디지털 방송 송신 시스템의 강건한 에러 정정 부호화 장치를 제공할 수 있다.

公开(公告)号：KR1020050040615A

公开(公告)日：2005-05-03

申请号：KR1020030076073

申请日：2003-10-29

Applicant: 삼성전자주식회사

Inventor： 박성우

IPC: H04N7/015

CPC classification number: H04L25/0228 ,  H04L5/0007 ,  H04L25/0212 ,  H04L25/0226 ,  H04L25/025

Abstract: 본 발명에 따른 디지털 수신기를 위한 채널추정장치는 입력 데이터와 훈련열 데이터의 상관관계를 이용하여 제1 CIR(Channel Impulse Response)을 추정하는 상관추정부, 입력 데이터와 훈련열 데이터를 이용한 LS(Least Square) 계산에 의해 제2 CIR을 추정하는 LS추정부, 및 제1 CIR 및 제2 CIR을 조합하여 최종 CIR을 출력하는 CIR조합부를 포함한다. 따라서, 넓은 추정 범위를 보장하면서 큰 에코들이 밀집한 부분에 대해서는 보다 정밀하게 CIR을 추정함으로써 전체적인 채널추정 오차를 상당히 줄일 수 있다.

公开(公告)号：KR1020040100909A

公开(公告)日：2004-12-02

申请号：KR1020040033074

申请日：2004-05-11

Applicant: 삼성전자주식회사

Inventor： 강성택 ,  한정욱 ,  윤승범 ,  박성우

IPC: H01L27/115

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11524 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7841

Abstract: PURPOSE: An EEPROM(Electrically Erasable and Programmable Read Only Memory) cell structure and a manufacturing method thereof are provided to reduce an operation voltage of an EEPROM cell by reducing a threshold voltage using a gate dielectric film with non-uniform thickness. CONSTITUTION: An EEPROM cell structure(200) includes a semiconductor substrate(201), a memory transistor(240) and a select transistor(242) on the substrate, a floating junction, and a gate dielectric film. The floating junction(244) is formed between the transistors in the substrate. The gate dielectric film includes a tunnel region with first thickness, a near channel region with second thickness, and a far channel region with third thickness.

Abstract translation: 目的：提供EEPROM（电可擦除可编程只读存储器）单元结构及其制造方法，以通过使用不均匀厚度的栅极电介质膜降低阈值电压来减小EEPROM单元的工作电压。 构造：EEPROM单元结构（200）包括半导体衬底（201），衬底上的存储晶体管（240）和选择晶体管（242），浮置结和栅极电介质膜。 浮置结（244）形成在衬底中的晶体管之间。 栅极电介质膜包括具有第一厚度的隧道区域，具有第二厚度的近沟道区域和具有第三厚度的远沟道区域。

公开(公告)号：KR100383596B1

公开(公告)日：2003-07-23

申请号：KR1019960009631

申请日：1996-03-30

Applicant: 삼성전자주식회사

Inventor： 박성우

IPC: H04L7/00

Abstract: PURPOSE: A method for synchronizing a transmission network is provided to prevent a timing loop and perform a dynamic provision function by analyzing S1 bytes in a linear or a ring type transmission network. CONSTITUTION: A plurality of sonnet clocks are bidirectionally transmitted to neighboring nodes when a link trouble is generated from an arbitrary node. S1 bytes are analyzed by the neighboring nodes for receiving the sonnet clocks to decide a prior order. The neighboring nodes are exchanged with the nodes of good states after the prior order is decided by the neighboring nodes. The S1 bytes are corrected and a bidirectional transmission process for the S1 bytes is performed. The node having the link trouble receives the corrected S1 bytes and decides the prior order. A clock is switched by the decided result and the bidirectional transmission process for the S1 bytes is performed.

公开(公告)号：KR1020020064815A

公开(公告)日：2002-08-10

申请号：KR1020010005244

申请日：2001-02-03

Applicant: 삼성전자주식회사

Inventor： 박성우

IPC: H04L12/28

CPC classification number: H04L43/50 ,  H04L12/5601 ,  H04L49/104 ,  H04L49/3081 ,  H04L2012/5619 ,  H04L2012/5628 ,  H04L2012/5672 ,  H04L2012/5678

Abstract: PURPOSE: An apparatus for testing a BSS(Base Station Subsystem) ATM(Asynchronous Transfer Mode) switch is provided to periodically check an ATM path during the operation of the BSS ATM switch and monitor the state of the ATM path in real time. CONSTITUTION: An ATM cell tester(24) connects to a plurality of ACMAs(ATM CELL Multiplexer/Demultiplexer Assemblies)(10-0 to 10-3) through a UTOPIA(Universal Test and Operations PHY Interface for ATM). The ATM cell tester(24) determines an ATM path, a traffic type, and a bandwidth on the basis of an ATM cell test command of a user, and transmits a test frame to the ACMAs(10-0 to 10-3) through the UTOPIA. The ATM cell tester(24) assembles the frame received from ACMAs(10-0 to 10-3) as an ATM traffic type using a VPI(Virtual Path Identifier) and a VCI(Virtual Channel Identifier) and analyzes a test result.

Abstract translation: 目的：提供一种用于测试BSS（基站子系统）ATM（异步传输模式）交换机的装置，用于在BSS ATM交换机的操作期间周期性地检查ATM路径，并实时监控ATM路径的状态。 构成：ATM信元测试器（24）通过UTOPIA（ATM的通用测试和操作PHY接口）连接到多个ACMA（ATM CELL多路复用器/解复用器组件）（10-0至10-3）。 ATM信元测试器（24）基于用户的ATM信元测试命令来确定ATM路径，业务类型和带宽，并且通过以下方式将测试帧发送到ACMA（10-0至10-3）： UTOPIA。 ATM信元测试器（24）使用VPI（虚拟路径标识符）和VCI（虚拟信道标识符）组合从ACMA（10-0至10-3）接收的帧作为ATM业务类型并分析测试结果。

公开(公告)号：KR200127193Y1

公开(公告)日：1998-12-15

申请号：KR2019940017906

申请日：1994-07-19

Applicant: 삼성전자주식회사

Inventor： 박성우

IPC: H02P1/42

Abstract: 본 고안은 단상 유도 전동기의 기동력 개선회로에 관한 것이다.
본 고안은 주 자장을 형성하는 주권선과, 상기 주권선에 의해 발생한 자장에 대하여 회전자계를 형성하는 기동권선을 구비하여 된 단상 유도 전동기의 전기회로에 있어서, 상기 주권선의 권선방향과 반대방향으로 권선된 기동 보조권선과 보조 PTC릴레이가 직렬접속된 별도의 회로부가 상기 주권선의 일부분과 병렬접속되어 있는 점에 그 특징이 있다.
따라서, 초기 전동기 기동 시에 기동 보조권선에 의한 자장까지 부가되므로 종래의 주권선과 기동권선에 의한 기동 토오크보다 더 큰 기동토오크를 얻을 수 있다.