公开(公告)号：KR1020060003430A

公开(公告)日：2006-01-11

申请号：KR1020040052311

申请日：2004-07-06

Applicant: 삼성전자주식회사

Inventor： 박지훈 ,  강성택 ,  김성균 ,  서보영 ,  박성우

IPC: H01L27/115

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11524

Abstract: 이이피롬(EEPROM) 소자 및 그 제조 방법을 제시한다. 본 발명에 따르면, 반도체 기판 상에 상호 간에 직렬로 배치된 메모리 트랜지스터 및 선택 트랜지스터를 포함하여 하나의 셀(cell)이 이루어지되, 메모리 트랜지스터의 측부에 소스 영역을 인접되고 소스 영역에 대향되게 선택 트랜지스터의 측부에 드레인 영역이 인접되고 메모리 트랜지스터 및 선택 트랜지스터 사이에 메모리 트랜지스터 및 선택 트랜지스터가 공유하는 플로팅 정션 영역(floating junction region)이 인접하되, 플로팅 정션 영역은 메모리 트랜지스터가 차지하는 영역 아래로 소스 영역 쪽으로 터널 유전막 아래를 지나 확장된 제1불순물 영역, 및 제1불순물 영역에 반대되는 도전형으로 제1불순물 영역을 감싸게 형성된 제2불순물 영역을 포함하여 구성된다.
EEPROM, 유효 채널 길이, 펀치 쓰루, 플로팅 정션, 이온 주입

公开(公告)号：KR1020050046090A

公开(公告)日：2005-05-18

申请号：KR1020030080078

申请日：2003-11-13

Applicant: 삼성전자주식회사

Inventor： 최용석 ,  윤승범 ,  김성균 ,  김재황

IPC: H01L27/115

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 자기 정렬(self aligning)을 이용한 로컬 소노스(local SONOS) 소자 제조 방법을 제시한다. 본 발명의 일 관점에 따른 방법은 반도체 기판 상에 터널 유전층, 전하 포획, 상기 전하 포획층을 국부화하기 위한 제1길이설정층 및 제2길이설정층을 순차적으로 형성한다. 이런 층들을 상호 간에 자기 정렬되게 순차적으로 패터닝한다. 제1길이설정층 제1패턴의 노출된 양측면을 선택적 측면 식각으로 리세스(recess)한다. 이에 따라 노출된 전하 포획층 패턴의 노출 부분 상을 덮는 전하 차단층을 형성하고, 리세스된 부위를 채우는 게이트층을 형성한 후, 게이트층을 스페이서 식각(spacer etch)하여 스페이서 형태의 게이트로 패터닝한다. 게이트 인근의 반도체 기판에 소스 또는 드레인(source or drain)으로 불순물 영역들을 형성한다.

公开(公告)号：KR100468745B1

公开(公告)日：2005-01-29

申请号：KR1020020039425

申请日：2002-07-08

Applicant: 삼성전자주식회사

Inventor： 강성택 ,  한정욱 ,  김성균 ,  유현기

IPC: H01L21/8247

CPC classification number: H01L21/28185 ,  G11C16/0466 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/28282 ,  H01L29/4234 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66833 ,  H01L29/792

Abstract: A non-volatile memory cell able to be written in a first direction and read in a second direction is described. The memory cell includes one or two charge trapping regions located near either the source or the drain, or both the source and the drain. During a programming operation, electrons can be injected into the charge trapping region by hot electron injection. During an erasing operation, holes can be injected into the charge trapping region. Embodiments of the invention include a charge trapping region that is overlapped by the control gate only to an extent where the electrons that were injected during a programming operation can be erased later by injecting holes in the charge trapping region.

Abstract translation: 描述了能够在第一方向上写入并且在第二方向上读取的非易失性存储器单元。 存储器单元包括位于源极或漏极或源极和漏极两者附近的一个或两个电荷俘获区。 在编程操作期间，可以通过热电子注入将电子注入电荷捕获区域。 在擦除操作期间，可以将空穴注入电荷捕获区域。 本发明的实施例包括电荷俘获区域，所述电荷俘获区域仅通过控制栅极重叠到在编程操作期间注入的电子可以通过在电荷俘获区域中注入空穴而被稍后擦除的程度。

公开(公告)号：KR1020040072340A

公开(公告)日：2004-08-18

申请号：KR1020030008789

申请日：2003-02-12

Applicant: 삼성전자주식회사

Inventor： 김성균

IPC: H01L27/115

CPC classification number: H01L27/11568 ,  H01L21/28282 ,  H01L29/66833

Abstract: PURPOSE: A non-volatile SONOS memory device and a fabricating method thereof are provided to lower a program operation voltage and enhance an erase operation characteristic by forming a gate insulating layer with a locally stepped part. CONSTITUTION: A semiconductor substrate(100) includes a source region and a drain region. A channel(330) is formed on the semiconductor substrate between the source region and the drain region. A gate insulating layer(170a) includes a nitride layer formed on the channel. A gate electrode(160a) is formed on the gate insulating layer. The channel includes an upper end part(300), an inclined part(310), and a lower end part(320). The nitride layer is formed on the inclined part and the lower end part. The upper end part of the channel is formed nearly to the source region. The lower end part of the channel is formed nearly to the drain region. Electrons are implanted into the nitride layer through the inclined part of the channel.

Abstract translation: 目的：通过形成具有局部阶梯部分的栅极绝缘层，提供非易失性SONOS存储器件及其制造方法以降低编程操作电压并增强擦除操作特性。 构成：半导体衬底（100）包括源极区和漏极区。 在源极区域和漏极区域之间的半导体衬底上形成沟道（330）。 栅极绝缘层（170a）包括形成在沟道上的氮化物层。 在栅极绝缘层上形成栅电极（160a）。 通道包括上端部（300），倾斜部（310）和下端部（320）。 氮化物层形成在倾斜部分和下端部分上。 通道的上端部分几乎形成在源极区域上。 通道的下端部分几乎形成在漏极区域。 电子通过通道的倾斜部分注入到氮化物层中。

公开(公告)号：KR1020040016684A

公开(公告)日：2004-02-25

申请号：KR1020020048967

申请日：2002-08-19

Applicant: 삼성전자주식회사

Inventor： 김성균

IPC: H01L27/115

CPC classification number: H01L27/11568 ,  H01L27/115

Abstract: PURPOSE: A method for fabricating a non-volatile memory(NVM) device is provided to improve uniformity by making uniform the overlapped length that a charge trap layer is overlapped with a control gate electrode. CONSTITUTION: A vertical structure in which the first oxide layer pattern, a nitride layer pattern and the second oxide layer pattern are sequentially stacked is formed while a partial surface of a semiconductor substrate(200) is exposed, wherein a partial surface of the nitride layer pattern is exposed by the second oxide layer pattern. The third oxide layer(230) is formed on the vertical structure and the exposed surface of the substrate. The polysilicon layer is formed on the third oxide layer. A planarization process is performed until the second oxide layer pattern is exposed so that a control gate electrode(242) composed of the polysilicon layer pattern is formed. An etch process is performed until a partial surface of the substrate is exposed. An ONO layer and a gate insulation layer are formed in parallel with each other under the control gate electrode. A tunnel layer composed of the first oxide layer pattern, a charge trap layer composed of the nitride layer pattern and a shield layer composed of the third oxide layer are sequentially formed to form the ONO layer. The gate insulation layer is made of the third oxide layer. An ion implantation process is performed on the substrate exposed by the control gate electrode to form a source/drain region.

Abstract translation: 目的：提供一种用于制造非易失性存储器（NVM）器件的方法，以通过使电荷陷阱层与控制栅电极重叠的重叠长度均匀来提高均匀性。 构成：在暴露半导体衬底（200）的局部表面的同时，形成依次堆叠第一氧化物层图案，氮化物层图案和第二氧化物层图案的垂直结构，其中，氮化物层 图案由第二氧化物层图案曝光。 第三氧化物层（230）形成在垂直结构和基板的暴露表面上。 多晶硅层形成在第三氧化物层上。 进行平坦化处理，直到暴露第二氧化物层图案，从而形成由多晶硅层图案构成的控制栅电极（242）。 进行蚀刻处理直到基板的部分表面露出。 ONO层和栅极绝缘层在控制栅电极下方彼此平行地形成。 依次形成由第一氧化物层图案构成的隧道层，由氮化物层图案构成的电荷陷阱层和由第三氧化物层构成的屏蔽层，以形成ONO层。 栅极绝缘层由第三氧化物层制成。 在由控制栅电极暴露的衬底上进行离子注入工艺以形成源/漏区。

公开(公告)号：KR1020030032682A

公开(公告)日：2003-04-26

申请号：KR1020010064647

申请日：2001-10-19

Applicant: 삼성전자주식회사

Inventor： 김성균

IPC: H01L21/31

Abstract: PURPOSE: A method for forming tunnel oxide of a semiconductor device is provided to form a tunneling oxide layer stably and minimize its area by forming the first insulation layer pattern with etching selectivity relative to the substrate and a gate oxide layer. CONSTITUTION: A gate oxide layer, the first and second insulation layers are formed on a semiconductor substrate(100). The second insulation layer pattern is formed to expose the top surface of the first insulation layer. A spacer insulation layer is formed on the resultant structure and then etched to expose the top surface of the second insulation layer and form a spacer. The second insulation layer is removed. The gate oxide layer is etched to form a gate oxide layer pattern(115). The spacer and the first insulation layer pattern are removed to expose the gate oxide layer pattern. A tunneling oxide layer(199) is formed on the exposed semiconductor substrate.

Abstract translation: 目的：提供一种用于形成半导体器件的隧道氧化物的方法，以通过相对于衬底和栅极氧化物层的蚀刻选择性形成第一绝缘层图案来稳定地形成隧道氧化物层并使其面积最小化。 构成：栅极氧化层，第一和第二绝缘层形成在半导体衬底（100）上。 形成第二绝缘层图案以露出第一绝缘层的顶表面。 在所得结构上形成间隔绝缘层，然后蚀刻以露出第二绝缘层的顶表面并形成间隔物。 去除第二绝缘层。 蚀刻栅极氧化物层以形成栅极氧化物层图案（115）。 去除间隔物和第一绝缘层图案以露出栅极氧化物层图案。 在暴露的半导体衬底上形成隧道氧化物层（199）。

公开(公告)号：KR100155780B1

公开(公告)日：1998-10-15

申请号：KR1019940032136

申请日：1994-11-30

Applicant: 삼성전자주식회사

Inventor： 김성균 ,  양노석 ,  김상식

IPC: H01L27/146

Abstract: 고체촬상장치의 광전변환부에 관하여 기재되어 있다. 이는, 반도체기판에 매트릭스 모양으로 배열된 광 다이오드들, 각각의 상기 광다이오드 상에 하나씩 형성된 칼라필터층들, 및 상기 칼라필드층들 상에 형성되고, 상기 칼라필터층들의 색깔에 따라 그 크기가 서로 다른 마이크로 렌즈들을 포함하는 것을 특징으로 한다. 따라서 채도 특성과 휘도 특성 모두가 우수한 고체촬상장치를 얻을 수 있다.

公开(公告)号：KR1019980041607A

公开(公告)日：1998-08-17

申请号：KR1019960060911

申请日：1996-11-30

Applicant: 삼성전자주식회사

Inventor： 김성균

IPC: G11B21/02

Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야.
본 발명은 하드디스크 드라이브의 비 사용시 자기헤드와 디스크가 서로 접촉되는 것을 방지할 수 있는 하드디스크 드라이브의 다이나믹 헤드 로딩장치에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제.
본 발명은 헤드의 부상특성 및 전기적인 특성을 향상시킬 수 있다.
다. 발명의 해결방법의 요지.
본 발명은 헤드를 디스크상에 수직으로 들어 올려주거나 수식으로 내려주기 위해 서스펜션에 고정되는 리프트-로드와, 상기 하드디스크 드라이브의 파워 오프시 상기 액츄에이터의 헤드가 디스크의 표면과 접촉하는 것을 방지하기 위해 상기 리프트-로드를 잡아주는 세퍼레이터와, 상기 하드디스크 드라이브의 파워 온시 상기 세퍼레이터를 디스크의 바깥측으로 이동시켜 상기 리프트-로드와 세퍼레이터를 분리시키는 에어-래치로 구성되어져 상기 액츄에이터를 파킹시킨다.
라. 발명의 중요한 용도.
하드디스크 드라이브.

公开(公告)号：KR1019970048933A

公开(公告)日：1997-07-29

申请号：KR1019950059321

申请日：1995-12-27

Applicant: 삼성전자주식회사

Inventor： 김성균

IPC: G03F1/72

Abstract: 본 발명은 사각형의 크롬패턴의 측면이 중심부가 오복하게 들어간 형태를 갖는, CCD 고체촬상소자의 대각선방향에서 마이크로 렌즈가 존재하지 않은 빈공간의 크기를 크게 감소시켜 집광효율을 증가시킬 수 있는 CCD 고체촬상소자의 마이크로 렌즈용 포토 마스크에 관한 것이다.
본 발명은 각 소화내에 사각형의 크롬패턴이 형성된 마이크로 렌즈용 포토 마스크에 있어서, 크롬패턴은 4 측면의 중심부가 오목하게 들어가고, 4 모서리 부분은 화소의 모서리 부분까지 연장된 형태의 4각 구조를 갖는다.

公开(公告)号：KR1019960012541A

公开(公告)日：1996-04-20

申请号：KR1019940024011

申请日：1994-09-23

Applicant: 삼성전자주식회사

Inventor： 김상식 ,  김성균 ,  양노석 ,  정상기

IPC: H01L27/146

Abstract: 이미지 센서 및 그 제조방법에 대해 기재되어 있다. 이는 광다이오드, 마이크로 렌즈 및 칼라필터층을 포함하는 이미지 센서 소자에 있어서, 적외선 차단 필터를 칩 내부에 구비하는 것을 특징으로 한다. 칩의 외부에 배치하던 적외선 차단 필터를 칩의 내부에 배치함으로써, 제조공정을 간단하게 하여 제조단가를 낮추고, 이미지 센서의 외부 크기를 감소시킨다.