公开(公告)号：KR100744532B1

公开(公告)日：2007-08-02

申请号：KR1020040104919

申请日：2004-12-13

Applicant: 한국전자통신연구원

Inventor： 이강찬 ,  이원석 ,  전종홍 ,  이승윤 ,  인민교 ,  장인동 ,  유태완

IPC: G06Q50/00

CPC classification number: G06F9/54 ,  G06F2209/542 ,  H04L67/02 ,  H04L67/04 ,  H04L67/28 ,  H04L67/2823 ,  H04L67/30

Abstract: Provided is a method and apparatus for providing web services by which the performance of web services is improved and exchanges of a large quantity of messages are effectively supported. The method includes: preparing the preference information, which pre-describes information required by a web services provider, to provide web services requested by a web services requestor, and the web services provider interacting with the preference information to minimize the number of messages exchanged between the web services requestor and the web services provider.

公开(公告)号：KR1020060066343A

公开(公告)日：2006-06-16

申请号：KR1020040104919

申请日：2004-12-13

Applicant: 한국전자통신연구원

Inventor： 이강찬 ,  이원석 ,  전종홍 ,  이승윤 ,  인민교 ,  장인동 ,  유태완

IPC: G06Q50/00

CPC classification number: G06F9/54 ,  G06F2209/542 ,  H04L67/02 ,  H04L67/04 ,  H04L67/28 ,  H04L67/2823 ,  H04L67/30

Abstract: Provided is a method and apparatus for providing web services by which the performance of web services is improved and exchanges of a large quantity of messages are effectively supported. The method includes: preparing the preference information, which pre-describes information required by a web services provider, to provide web services requested by a web services requestor, and the web services provider interacting with the preference information to minimize the number of messages exchanged between the web services requestor and the web services provider.

公开(公告)号：KR1020060062099A

公开(公告)日：2006-06-12

申请号：KR1020040100826

申请日：2004-12-03

Applicant: 한국전자통신연구원

Inventor： 배현철 ,  이승윤 ,  김상훈 ,  강진영

IPC: H01L27/06

CPC classification number: H01L21/8249

Abstract: 본 발명은 실리콘 게르마늄(SiGe) 바이시모스(Bipolar CMOS; BiCMOS) 소자의 제조 방법을 개시한다. 니켈 실리사이드 공정을 적용함으로써 이종접합 바이폴라 트랜지스터(HBT)의 고주파 특성이 향상되고, CMOS 소자의 선폭 감소에 따른 급격한 접촉저항의 증가가 방지되어 고주파 및 아날로그 특성이 우수한 이종접합 바이폴라 트랜지스터(HBT)를 CMOS 소자와 같이 집적할 수 있으며, 소오스 및 드레인이 니켈(Ni) 실리사이드층을 통해 외부의 배선과 연결되기 때문에 접촉저항이 감소되어 저전압 및 저전력의 동작이 가능해지고, 저전압의 아날로그 회로 동작에서 넓은 동작영역을 확보할 수 있다.
BiCMOS, HBT, CMOS, 니켈, 실리사이드, 에피층, 접촉저항

公开(公告)号：KR100564767B1

公开(公告)日：2006-03-27

申请号：KR1020030097243

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 이강찬 ,  전종홍 ,  이원석 ,  이승윤 ,  박기식

IPC: G06F17/21

CPC classification number: G06F17/2247 ,  G06F17/272

Abstract: 본 발명은 확장성 생성 언어(extensible mark-up language ; XML) 처리에 관한 것으로서, 더욱 상세하게는 독립적인 하드웨어를 기반으로 XML 처리 기능의 일부를 하드웨어적으로 처리하도록 하여 시스템의 부담을 줄이면서도 XML 처리 속도를 개선하는 XML 처리 장치 및 이를 적용한 시스템의 XML 처리 방법에 관한 것이다.
본 발명에 따른 XML 처리 장치는 XML 처리를 수행하기 위한 소프트웨어를 저장하기 위한 제1메모리; XML 처리 기능들 중 XML 파싱에서 사용되는 메모리 할당, 반환, 재할당에 대한 처리를 수행하는 하드웨어 처리 모듈; 상기 하드웨어 처리 모듈이 사용하는 제2메모리; 및 XML 처리기의 전반적인 제어를 담당하는 중앙처리장치를 포함하는 것을 특징으로 한다.
본 발명에 따른 XML 처리기는 독립적인 하드웨어를 기반으로 XML 처리 기능의 일부를 하드웨어적으로 처리하도록 함으로써 기존의 소프트웨어적으로 처리하는 방법에 비하여 XML처리 속도를 개선하고, 시스템의 부담을 줄이는 효과를 가진다.

公开(公告)号：KR100545683B1

公开(公告)日：2006-01-24

申请号：KR1020020082210

申请日：2002-12-21

Applicant: 한국전자통신연구원

Inventor： 이경진 ,  박정수 ,  이승윤 ,  김형준 ,  박기식

IPC: H04L12/28

Abstract: 본 발명은 이동 통신 시스템에서 망 이동성 지원 방법에 관한 것으로, 이동망은 이동 라우터가 관리하며, 모든 이동 노드들은 계층적 MIPv6 기능을 지원하는 이동 통신 시스템에서, 이동 라우터가 이동 앵커 포인트 역할을 수행하면서 자신이 관리하는 망에 속한 이동 노드들에 대해서 홈 에이전트 역할을 수행하므로 망 이동성을 지원하여 망이 이동하여도 통신 유지가 가능한 이점이 있다.
망 이동성, 계층적 MIPv6, Mobile IPv6, Network Mobility, MAP

Abstract translation: 本发明涉及一种用于支持移动通信系统中的网络移动性的方法，其中移动路由器由移动路由器管理，并且所有移动节点支持分层MIPv6功能，移动路由器执行移动锚点 由于移动节点充当归属于受管网络的移动节点的归属代理，因此它支持网络移动性并且即使网络移动也可以保持通信。

公开(公告)号：KR1020050064630A

公开(公告)日：2005-06-29

申请号：KR1020030096198

申请日：2003-12-24

Applicant: 한국전자통신연구원

Inventor： 이승윤 ,  인민교 ,  박기식

IPC: H04L12/28

CPC classification number: H04L12/66 ,  H04L12/185 ,  H04L61/2069

Abstract: 다자간 회의 기능 제공을 위한 듀얼스택 IP 멀티캐스트 응용 게이트웨이가 개시된다. 그룹생성부는 회의 진행자 또는 관리자에 의해 형성된 세션에 대한 논리그룹을 생성하고, 생성된 논리그룹에 의해 지원되는 IPv4 멀티캐스트그룹 및 IPv6 멀티캐스트그룹을 생성한다. 저장부에는 생성된 논리그룹에 대한 정보가 저장된다. 제1전송제어부 및 제2전송제어부는 각각 IPv4망 및 IPv6망으로부터의 회의 참가자 그룹을 관리한다. 미디어 믹서부는 제1전송제어부를 통해 입력되는 미디어 트래픽 정보를 제2전송제어부로 출력하고, 제2전송제어부를 통해 입력되는 미디어 트래픽 정보를 제1전송제어부로 출력한다. 본 발명에 따르면, 하나의 IP 멀티캐스트 응용 게이트웨이를 통하여 차세대인터넷 프로토콜인 IPv6 사용자와 기존 IPv4 기반의 사용자가 동시에 다자간 회의나 공동작업을 가능하게 할 수 있다.

公开(公告)号：KR1020040043899A

公开(公告)日：2004-05-27

申请号：KR1020020072346

申请日：2002-11-20

Applicant: 한국전자통신연구원

Inventor： 이승윤 ,  박찬우 ,  김상훈 ,  심규환 ,  강진영

IPC: H01L27/06

Abstract: PURPOSE: A silicon-germanium BICMOS using a selective epitaxial growth method is provided to reduce base resistance and contact resistance by forming a base and a base electrode as a silicon-germanium layer and a silicon layer, respectively. CONSTITUTION: A collector(27), a collector connector(28), an n-well(29), and a p-well(30) are formed on a semiconductor substrate(200) including an isolation layer(201). A first oxide layer is formed on the semiconductor substrate. A PMOS transistor and an NMOS transistor are formed on the n-well and the p-well, respectively. The first oxide layer is removed from the collector. A base is formed by depositing selectively an epitaxial layer including germanium on the collector. A second oxide layer is formed on an entire surface of the semiconductor substrate. A base electrode(41a) is formed by forming and patterning a conductive layer. A third oxide layer is formed on the entire surface of the semiconductor substrate. A part of the base is exposed by patterning sequentially the third oxide layer, the base electrode, and the pad oxide layer. A sidewall-insulating layer(44) is formed on a sidewall of the patterned third oxide layer, the patterned base electrode, and the patterned pad oxide layer. An emitter electrode(45) is formed on a predetermined region of the base by forming and patterning a conductive layer thereon.

Abstract translation: 目的：提供使用选择性外延生长方法的硅锗BICMOS，通过分别形成作为硅 - 锗层和硅层的基极和基极来降低基极电阻和接触电阻。 构成：在包括隔离层（201）的半导体衬底（200）上形成有集电体（27），集电极连接器（28），n阱（29）和p阱（30）。 第一氧化物层形成在半导体衬底上。 分别在n阱和p阱上形成PMOS晶体管和NMOS晶体管。 将第一氧化物层从集电体上除去。 通过在收集器上选择性地沉积包括锗的外延层来形成基底。 第二氧化物层形成在半导体衬底的整个表面上。 通过形成导电层形成图案来形成基极（41a）。 在半导体衬底的整个表面上形成第三氧化物层。 通过依次构图第三氧化物层，基底电极和衬垫氧化物层来曝光基底的一部分。 侧壁绝缘层（44）形成在图案化的第三氧化物层，图案化基极和图案化衬垫氧化物层的侧壁上。 通过在其上形成和图案化导电层，在基底的预定区域上形成发射电极（45）。

公开(公告)号：KR100400078B1

公开(公告)日：2003-09-29

申请号：KR1020010050743

申请日：2001-08-22

Applicant: 한국전자통신연구원

Inventor： 박찬우 ,  이승윤 ,  김상훈 ,  심규환 ,  강진영

IPC: H01L29/737

Abstract: PURPOSE: A method for fabricating a hetero-junction dipole transistor is provided to reduce base parasitic resistance and parasitic capacitance between a base and a collector by forming a thick silicon base electrode layer without a damage of a base epitaxial layer. CONSTITUTION: A base epitaxial layer(310) is grown on a substrate(300). A nitride layer(312) is deposited on the base epitaxial layer(310). The first aperture is formed by patterning the nitride layer(312). An emitter electrode(314) is formed by depositing and patterning polysilicon on the substrate(300). An oxide layer(316) is formed on a sidewall and an upper wall of the emitter electrode(314). The nitride layer(312) is etched by using the oxide layer(316) as an etch mask. A base electrode(318) is formed by depositing polysilicon(318) and patterning the polysilicon(318) and the base epitaxial layer(310). The second aperture is formed by etching the polysilicon(318) and the oxide layer(316). An emitter contact window, a base contact window, and a collector contact window are formed by depositing and patterning an insulating layer(324) on the substrate(300). An emitter terminal(328), a base terminal(326), and a collector terminal(330) are formed by depositing and patterning metal on the substrate(300).

Abstract translation: 目的：提供一种制造异质结双极晶体管的方法，通过在不损坏基极外延层的情况下形成厚的硅基电极层来降低基极与集电极之间的基极寄生电阻和寄生电容。 构成：在衬底（300）上生长基极外延层（310）。 氮化物层（312）沉积在基极外延层（310）上。 第一孔径通过图案化氮化物层（312）形成。 发射极（314）通过在衬底（300）上沉积并构图多晶硅而形成。 氧化物层（316）形成在发射极电极（314）的侧壁和上壁上。 通过使用氧化物层（316）作为蚀刻掩模来蚀刻氮化物层（312）。 通过沉积多晶硅（318）并图案化多晶硅（318）和基极外延层（310）来形成基极（318）。 通过蚀刻多晶硅（318）和氧化物层（316）形成第二孔。 通过在衬底（300）上沉积并图案化绝缘层（324）来形成发射极接触窗口，基极接触窗口和集电极接触窗口。 通过在衬底（300）上沉积并图案化金属来形成发射极端子（328），基极端子（326）和集电极端子（330）。

公开(公告)号：KR100395159B1

公开(公告)日：2003-08-19

申请号：KR1020010049489

申请日：2001-08-17

Applicant: 한국전자통신연구원

Inventor： 이승윤 ,  박찬우 ,  김상훈 ,  심규환 ,  강진영

IPC: H01L27/06

Abstract: PURPOSE: A method for fabricating a bipolar complementary metal oxide semiconductor(BICMOS) device is provided to form a base of a bipolar transistor by depositing a thin silicon germanium epitaxial layer having carriers of high mobility through a chemical vapor deposition(CVD) method or molecular beam epitaxy(MBE) method. CONSTITUTION: A gate oxide layer(50) is formed on a substrate(41) of an n-well(47) and a p-well(49). An epitaxial layer including germanium and a low temperature oxide layer are sequentially formed. The low temperature oxide layer on a predetermined region of a collector, a collector connection part, the n-well and the p-well is eliminated. After the epitaxial layer on the collector connection part is removed, a conductive layer is formed. The conductive layer and the epitaxial layer in the p-well and n-well are simultaneously patterned to form an emitter on a predetermined region of the collector, an electrode in the collector connection part and a gate in a predetermined region of the n-well and p-well. The exposed gate oxide layer on the n-well and p-well is removed. An outside base(60) is formed in the rest of the collector where the emitter is not formed. A low density impurity region is formed in the n-well and p-well. An insulation layer is formed on the sidewall of the conductive layer. The epitaxial layer on the collector and in a peripheral region is left to form an outside base electrode(62) composed of the epitaxial layer. A source/drain of a lightly-doped-drain(LDD) structure is formed in the n-well and p-well.

Abstract translation: 目的：提供一种制造双极互补金属氧化物半导体（BICMOS）器件的方法，以通过化学气相沉积（CVD）方法沉积具有高迁移率载流子的薄硅锗外延层来形成双极晶体管的基极或分子 梁外延（MBE）方法。 构成：在n阱（47）和p阱（49）的衬底（41）上形成栅氧化层（50）。 依次形成包括锗和低温氧化物层的外延层。 在集电极，集电极连接部分，n阱和p阱的预定区域上的低温氧化层被消除。 在集电极连接部分上的外延层被去除之后，形成导电层。 同时对p阱和n阱中的导电层和外延层进行图案化，以在集电极的预定区域，集电极连接部中的电极和n阱的预定区域中的栅极上形成发射极 和p井。 暴露的n阱和p阱上的栅极氧化物层被去除。 外部基座（60）形成在未形成发射极的收集器的其余部分中。 在n阱和p阱中形成低密度杂质区。 绝缘层形成在导电层的侧壁上。 集电极和外围区域上的外延层留下以形成由外延层构成的外部基极（62）。 轻掺杂漏极（LDD）结构的源极/漏极形成在n阱和p阱中。

公开(公告)号：KR100390331B1

公开(公告)日：2003-07-07

申请号：KR1020010067863

申请日：2001-11-01

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  김상훈 ,  이승윤 ,  박찬우 ,  서동우 ,  강진영

IPC: H01L21/328

Abstract: PURPOSE: A method for manufacturing a heterostructure bipolar transistor is provided to improve electrical characteristics by forming a junction between a thick base and an emitter using self-alignment, and isolating the base using an oxide layer. CONSTITUTION: After sequentially forming a collector(44) and a collector epitaxial layer(46) on a silicon substrate(41), the collector epitaxial layer(46) is isolated by forming an isolation layer(47) on the isolation region of the substrate. After forming a single crystal silicon epitaxial layer having the thickness of 50-200 nm on the resultant structure, an outer base region is defined by oxidizing the predetermined portion of the single crystal silicon epitaxial layer. After forming a base epitaxial layer and a dielectric layer(55), the base epitaxial layer is exposed by etching the dielectric layer(55). After sequentially forming a polysilicon layer and a silicon nitride layer, an emitter(56) made of the polysilicon layer is formed on the exposed base epitaxial layer by patterning the silicon nitride layer, the polysilicon layer and the dielectric layer(55). An outer base(58) and a base(530) are defined by implanting ions into the base epitaxial layer and the single crystal silicon epitaxial layer using the emitter(56) as a mask.

Abstract translation: 目的：提供一种制造异质结双极晶体管的方法，以通过使用自对准在厚基极和发射极之间形成结而使用氧化物层隔离基极来改善电特性。 构成：在硅衬底（41）上依次形成集电极（44）和集电极外延层（46）之后，通过在衬底的隔离区上形成隔离层（47）来隔离集电极外延层 。 在所得结构上形成厚度为50-200nm的单晶硅外延层之后，通过氧化单晶硅外延层的预定部分来限定外基区。 在形成基极外延层和介电层（55）之后，通过蚀刻介电层（55）来暴露基极外延层。 在依次形成多晶硅层和氮化硅层之后，通过图案化氮化硅层，多晶硅层和介电层（55），在暴露的基极外延层上形成由多晶硅层制成的发射极（56）。 通过使用发射极（56）作为掩模将离子注入到基极外延层和单晶硅外延层中来限定外部基极（58）和基极（530）。