公开(公告)号：WO2003065021A1

公开(公告)日：2003-08-07

申请号：PCT/CH2003/000047

申请日：2003-01-23

Applicant: STMICROELECTRONICS SA ,  MEDLIGHT SA ,  BAYS, Roland ,  LECOHIER, Baudoin ,  DEZAUZIER, Christophe

Inventor： BAYS, Roland ,  LECOHIER, Baudoin ,  DEZAUZIER, Christophe

IPC: G01N21/35

CPC classification number: G01N21/359 ,  G01N21/3577

Abstract: Méthode de mesure de la concentration d'un ou plusieurs composants dans un mélange comprenant de l'eau, de l'alcool isopropylique (IPA) et un troisième composant, ladite méthode étant caractérisée par le fait que la concentration du troisième composant est obtenue par une mesure d'absorption optique dans la région de 1600 nm et que la concentration de l'eau est obtenue soit par une seule mesure dans la région de 1450 nm lorsque l'absorption optique du troisième composant est proche de celle de l'IPA dans cette région, soit, dans le cas contraire, par deux mesures indépendantes d'absorption dans les régions de 1450 nm et de 1600 nm.

Abstract translation: 本发明涉及一种用于测量包含水，异丙醇（IPA）和第三组分的混合物中一种或多种组分的浓度的方法。 所述方法的特征在于，通过在1600nm的区域中的光吸收测量获得第三组分的浓度，并且通过在1450nm的区域中通过单次测量获得水的浓度，其中第三组分 接近于所述区域的IPA，或者相反，通过在1450nm和1600nm的区域中的两次独立的吸收测量。

公开(公告)号：WO2003017362A1

公开(公告)日：2003-02-27

申请号：PCT/FR2002/002887

申请日：2002-08-14

Applicant: STMICROELECTRONICS SA ,  MAZOYER, Pascale ,  CAILLAT, Christian

Inventor： MAZOYER, Pascale ,  CAILLAT, Christian

IPC: H01L21/8242

CPC classification number: H01L27/10852 ,  H01L27/10888

Abstract: Circuit intégré comprenant un substrat (1), au moins un condensateur (9) disposé au-dessus du substrat (1) et pourvu d'une première électrode (5), d'une deuxième électrode (8), et d'un diélectrique (7) disposé entre les deux électrodes, au moins un via de connexion entre le substrat (1) et un niveau conducteur situé au-dessus du condensateur (9), et un matériau diélectrique recouvrant le substrat (1) et entourant le condensateur (9) et le via (6). Le via comprend une première portion (18) disposée entre le substrat et le niveau inférieur de la première électrode, une deuxième portion (6) disposée entre le niveau inférieur de la première électrode et le niveau supérieur de la première électrode, et une troisième portion (12) en contact avec la première portion et affleurant ledit niveau conducteur, la deuxième portion étant réalisée avec le même matériau que la première électrode du condensateur.

Abstract translation: 本发明涉及一种集成电路，包括：衬底（1），至少一个布置在衬底（1）上方并具有第一电极（5），第二电极（8）和电介质（7）的电容器（9） 布置在两个电极之间，至少在基板（1）和位于电容器（9）上方的导电电平之间的连接馈通，以及覆盖基板（1）并包围电容器（9）和馈通的电介质材料。 馈通包括布置在基板和第一电极的下层之间的第一部分（18），布置在第一电极的下层与第一电极的上层之间的第二部分（6） （12）与所述第一电极接触并与所述导电层齐平，所述第二部分由与所述电容器的第一电极相同的材料制成。

公开(公告)号：WO2003017360A1

公开(公告)日：2003-02-27

申请号：PCT/FR2002/002885

申请日：2002-08-14

Applicant: STMICROELECTRONICS SA ,  MALLARDEAU, Catherine ,  MAZOYER, Pascale ,  PIAZZA, Marc

Inventor： MALLARDEAU, Catherine ,  MAZOYER, Pascale ,  PIAZZA, Marc

IPC: H01L21/8242

CPC classification number: H01L27/10894 ,  H01L27/10852 ,  H01L28/91

Abstract: Ce circuit intégré comprend un condensateur (23) formé au-dessus d'un substrat (1) à l'intérieur d'une première cavité dans un matériau diélectrique et comprenant une première électrode, une deuxième électrode, une fine couche diélectrique disposée entre les deux électrodes et une structure (7) de raccordement du condensateur. La structure de raccordement est formée au même niveau que le condensateur dans une deuxième cavité plus étroite que la première cavité, ladite deuxième cavité étant entièrement comblée par une prolongation de l'une au moins des électrodes du condensateur.

Abstract translation: 本发明涉及一种集成电路，包括：电容器（23），其设置在电介质材料的第一腔内部的衬底（1）的顶部; 第一电极; 第二电极; 设置在两个电极之间的精细电介质层; 以及连接到电容器的结构（7）。 所述连接结构设置在与所述电容器相同的水平处，所述第二空腔比所述第一空腔窄，所述第二空腔由所述电容器的至少一个电极的延伸部完全填充。

公开(公告)号：WO2002101752A1

公开(公告)日：2002-12-19

申请号：PCT/FR2002/002013

申请日：2002-06-12

Applicant: STMICROELECTRONICS SA ,  ROGER, André ,  AUBENAS, Charles ,  FABREGUES, Julien

Inventor： ROGER, André ,  AUBENAS, Charles ,  FABREGUES, Julien

IPC: G11C16/10

CPC classification number: G11C16/102

Abstract: L'invention concerne un procédé de programmation ou reprogrammation de mémoire reprogrammable embarquée (5), caractérisé en ce qu'il consiste à programmer ou reprogrammer en parallèle la mémoire embarquée d'une pluralité de modules (M0, M1 . . .) par l'intermédiaire d'un bus à accès multiples (6) auquel lesdits modules sont connectés. Dans le cas de flash vierges, l'invention définit également un procédé qui permet de télécharger du code à travers le bus à accès multiples et de l'exécuter, en s'affranchissant de toutes les contraintes extérieures (fréquence, débit binaire). Le procédé selon l'invention est plus particulièrement destiné à s'appliquer à des mémoires embarquées de type flash.

Abstract translation: 本发明涉及一种用于车载闪存（5）编程或重新编程的方法，其特征在于，它包括通过多址总线（6）并行地编程或重新编程多个模块（M0，M1 ...）的板载存储器 ）连接所述模块。 在未记录的闪速存储器的情况下，本发明还公开了一种通过多路存取总线下载代码并执行代码的方法，消除了所有的外部约束（频率，位速率）。 本发明的方法更特别设计用于板载闪存。

公开(公告)号：WO2002095796A3

公开(公告)日：2002-11-28

申请号：PCT/FR2002/001689

申请日：2002-05-17

Applicant: STMICROELECTRONICS SA ,  BRECHIGNAC, Rémi ,  EXPOSITO, Juan

Inventor： BRECHIGNAC, Rémi ,  EXPOSITO, Juan

IPC: H01L31/0203

Abstract: Boitier semi-conducteur optique comprenant un composant semi-conducteur optique dont une face avant présente un capteur optique, et des moyens d'encapsultation délimitant une cavité dans laquelle est disposé ledit composant optique et présentant des moyens de connexion électrique extérieure de ce composant semi-conducteur optique, lesdits moyens d'encapsulation comprenant une vitre laissant passer la lumière vers ledit capteur optique, et comprenant en outre une lentille optique (17) placée dans ladite cavité (6), entre ledit capteur optique (10) et ladite vitre (5), et des moyens de support (18) de cette lentille. Ce boitier peut galement comprendre des moyens de blindage (24).

公开(公告)号：WO2018083387A1

公开(公告)日：2018-05-11

申请号：PCT/FR2016/052854

申请日：2016-11-03

Applicant: STMICROELECTRONICS SA ,  CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE (CNRS)

Inventor： NAUTA, Bram ,  KASRI, Reda ,  KLUMPERINK, Eric Antonius Maria ,  CATHELIN, Philippe ,  TOURNIER, Eric

IPC: H03D7/12 ,  H03D7/14

CPC classification number: H03D7/1441 ,  H03D7/125 ,  H03D2200/0086 ,  H03F3/193 ,  H03F3/3028 ,  H03F3/72 ,  H03F2200/294 ,  H03F2200/297 ,  H03F2200/366 ,  H03F2200/451 ,  H03F2203/7236

Abstract: Le système de réception parallèle (SYS) comporte une pluralité de dispositifs de réception (DIS 1 -DISN), comportant chacun un circuit amplificateur (CA) dans un étage de transformation de fréquence couplé à l ' antenne et configuré pour effectuer une transposition de fréquence du signal reçu (Vin) par ladite antenne. Le circuit amplificateur analogique (CA), comprend des unités d' amplification à transconductance (UAj) en parallèle, chacune comportant un transistor PMOS (P I ) et un transistor NMOS (N2) dont les grilles sont reliées audit nœud d' entrée (I) et les drains audit nœud de sortie (O). Un moyen de commande (MCOM) est configuré pour générer un signal numérique de commande dont chaque bit (Bj) commande respectivement l ' alimentation de chaque unité d' amp lification (UAj) selon une représentation d' onde sinusoïdale à une fréquence d' intérêt.

Abstract translation:

系统＆egrave;我R＆eacute;＆egrave并行接收时，（SYS）包括多个＆eacute; 接收装置（DIS 1 -DISN），每个接收装置在耦合的频率变换级中具有放大器电路（CA） ＆Agrave; 天线和配置＆oacute; 以执行所述天线接收到的信号（Vin）的频率转换。 模拟放大器电路（AC）包括放大单元。 并联＆egrave跨导（AJU）;所述，每个包括一个PMOS晶体管（PI），并且具有其栅极连接éES的NMOS晶体管（N2）的所述条目E E（I）和漏极到的节点输出节点（O ）。 控制装置（MCOM）配置为oacute; 以产生数字控制信号，每个数字控制信号的每个比特（Bj）分别控制每个单元的电源; 根据正弦波表示的AmpUification（UAj）; 感兴趣的频率。

公开(公告)号：WO2018011476A1

公开(公告)日：2018-01-18

申请号：PCT/FR2016/051794

申请日：2016-07-12

Applicant: STMICROELECTRONICS SA ,  UNIVERSITE DE BORDEAUX ,  INSTITUT POLYTECHNIQUE DE BORDEAUX ,  CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE (CNRS)

Inventor： KNOPIK, Vincent ,  MORET, Boris ,  KERHERVE, Eric

IPC: H01P5/18

CPC classification number: H01P5/187 ,  H01P5/186

Abstract: Le dispositif de couplage (DC) comprend un étage de couplage (EC) hybride 90° inductif capacitif comportant deux premières bornes d'étage (BE11 et BE12) capables de former deux entrées d'étage ou deux sorties d'étage et deux deuxièmes bornes d'étage(BE21 et BE22) capables de former respectivement deux sorties d'étage ou deux entrées d'étage. L'étage de couplage (EC) est avantageusement modulaire, possède un premier axe de symétrie d'étage (ASE1) et un deuxième axe de symétrie d'étage (ASE2) orthogonal au premier axe de symétrie d'étage (ASE1), comporte des pistes métalliques inductives voisines (PM11 et PM12) se chevauchant dans au moins une région de croisement(RC) et formant à la fois un circuit inductif (CI1) et un circuit capacitif (CC1), et couplées aux premières bornes d'étage (BE11, BE12) et aux deuxièmes bornes d'étage (BE21, BE22) de sorte que les deux premières bornes d'étage (BE11, BE12) soient situées d'un côté du premier axe de symétrie d'étage (ASE1) tandis que les deux deuxièmes bornes d'étage (BE21, BE22) sont situées de l'autre côté du premier axe de symétrie d'étage (ASE2).

Abstract translation: 耦合装置（DC）包括混合耦合步骤（EC）90°， 电容感应包括两个Premi＆egrave; RES端E地板（BE11和BE12）能够形成Dé地板和两个输入端E ES或DE地板的两个输出2秒＆egrave的;我的端子é地板（ BE21和BE22）能够分别形成两级输出或两级输出。 耦合级（EC）有利地是模块化的，具有第一对称轴（ASE1）和第二对称对称轴（ASE2） 正交于第一对称轴线（ASE1）包括在至少一个交叉区域（RC）中重叠的相邻感应金属轨道（PM11和PM12）并且形成 两个电感电路（CI1）和一个电容电路（CC1），以及耦合éES的Premi＆egrave; RES端E地板（BE11，BE12）和第二＆egrave;我的端子é地板（BE21，BE22 ），以便前两个分段端子（BE11，BE12）彼此相距一定距离。 的第一对称轴（ASE1），而两个第二级端子（BE21，BE22）位于另一侧。 第一对称轴（ASE2）。

公开(公告)号：WO2015055826A1

公开(公告)日：2015-04-23

申请号：PCT/EP2014/072341

申请日：2014-10-17

Applicant: STMICROELECTRONICS SA ,  STMICROELECTRONICS (GRENOBLE2) SAS ,  STMICROELECTRONICS S.R.L

Inventor： SOULIE, Michael ,  LOCATELLI, Riccardo ,  CATALANO, Valerio ,  FERJANI, Hajer ,  MARUCCIA, Giuseppe ,  GUARRASI, Raffaele ,  GUARNACCIA, Giuseppe

IPC: G06F12/06 ,  H04W74/08 ,  G06F13/16

CPC classification number: H04L63/10 ,  G06F12/0646 ,  G06F2213/0038

Abstract: An apparatus has a data store configured to store access activity information. The access activity information indicates which one or more of a plurality of different access parameter sets is active. The data store is also configured to store access defining information, which defines, at least for each active access parameter set, a number of channels, location information of said channels, and interleaving information associated with said channels.

Abstract translation: 一种装置具有被配置为存储访问活动信息的数据存储。 访问活动信息指示多个不同访问参数集中的哪一个或多个是活动的。 数据存储还被配置为存储访问定义信息，其至少为每个活动的访问参数集定义多个信道，所述信道的位置信息和与所述信道相关联的交织信息。

公开(公告)号：WO2012080162A1

公开(公告)日：2012-06-21

申请号：PCT/EP2011/072434

申请日：2011-12-12

Applicant: STMICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS ,  MAZOYER, Pascale ,  HALIMAOUI, Aomar

Inventor： MAZOYER, Pascale ,  HALIMAOUI, Aomar

IPC: H01M8/16 ,  H01M8/10 ,  H01G9/02

CPC classification number: H01M8/16 ,  H01G11/52 ,  H01G11/78 ,  H01M8/1097 ,  H05K5/02 ,  Y02E60/13 ,  Y02E60/521 ,  Y02E60/527

Abstract: Boîtier, comprenant un corps (1) comportant un premier élément (10) en silicium et un deuxième élément (20) en silicium poreux, au moins une première cavité (31) ménagée dans le silicium poreux, une première zone de contact électriquement conductrice (41) électriquement couplée à au moins une partie (310) d'au moins une paroi interne de ladite au moins une première cavité (31), une deuxième zone de contact électriquement conductrice (42) électriquement couplée à une portion (320) dudit deuxième élément (20) différente des parois internes de ladite au moins une première cavité (31), les deux zones de contact (41, 42) étant mutuellement électriquement isolées.

Abstract translation: 本发明涉及一种壳体，其包括包括第一硅元件（10）和第二多孔硅元件（20）的主体（1），设置在多孔硅中的至少一个第一腔（31），第一导电触点 区域（41），其电耦合到所述至少一个空腔（31）的至少一个内壁的至少一部分（310）;第二导电接触区域（42），其电耦合到不同的 所述至少一个第一空腔（31）的内壁的所述第二元件（20）的部分（320），所述两个接触区域（41,42）彼此电绝缘。

公开(公告)号：WO2011033342A1

公开(公告)日：2011-03-24

申请号：PCT/IB2009/055093

申请日：2009-09-18

Applicant: STMICROELECTRONICS SA ,  STMICROELECTRONICS Pvt. Ltd. ,  STMICROELECTRONICS (GRENOBLE 2) SAS ,  BUSSON, Pierre ,  CHAWLA, Nitin ,  MEYER, Jacques ,  URARD, Pascal

Inventor： BUSSON, Pierre ,  CHAWLA, Nitin ,  MEYER, Jacques ,  URARD, Pascal

IPC: H04H40/90 ,  H04H20/63

CPC classification number: H04H40/90 ,  H03H17/0213 ,  H03H17/0266 ,  H04H20/63

Abstract: The invention concerns a satellite receive unit having an analog to digital converter (302) adapted to sample a satellite signal to generate a data stream; at least one digital channel multiplexer having at least one processing branch (307A, 307B) which includes: a Fourier transform block (307A, 307B); a channel shifter (310A, 310B); and an inverse Fourier transform block (312A, 312B); the satellite receiver comprising a digital to analog converter (316) adapted to convert the output data stream of the processing branch into an analog signal in a transmission band for transmission over a transmission channel to at least one satellite decoder.

Abstract translation: 本发明涉及一种卫星接收单元，其具有适于采样卫星信号以产生数据流的模数转换器（302）; 至少一个数字信道多路复用器具有至少一个处理分支（307A，307B），其包括：傅立叶变换块（307A，307B）; 一个通道移位器（310A，310B）; 和傅里叶逆变换块（312A，312B）; 所述卫星接收机包括适于将所述处理分支的输出数据流转换成传输频带中的模拟信号的数模转换器，用于通过传输信道传输至至少一个卫星解码器。