公开(公告)号：WO2007080242A1

公开(公告)日：2007-07-19

申请号：PCT/FR2006/002604

申请日：2006-11-28

Applicant: STMICROELECTRONICS SA ,  MOREAUX, Christophe ,  KARI, Ahmed ,  NAURA, David ,  RIZZO, Pierre

Inventor： MOREAUX, Christophe ,  KARI, Ahmed ,  NAURA, David ,  RIZZO, Pierre

IPC: H03K23/66

CPC classification number: H03K23/66

Abstract: L ' invention concerne un diviseur de fréquence binaire (DIVF2) comprenant un compteur (CMPT) cadencé par un signal d'entrée (CKl), des moyens (CPl, CP2) pour comparer un valeur de comptage (VAL) à des première et seconde valeurs de seuil (B2/2, B2/4) et fournir des premier et deuxième signaux de contrôle (DETl, DET2) synchronisés avec des fronts de variation d'un premier type du signal d'entrée (CKl). Selon l'invention, le diviseur comprend des moyens (FFB) pour fournir au moins un troisième signal de contrôle (SDETl, SDET2) décalé d'une demi-période du signal d'entrée (CKl) par rapport à l'un des premier ou second signaux de contrôle (DETl, DET2), et des moyens de contrôle (ALCT) pour générer le signal de sortie (CK2) à partir de signaux de contrôle choisis en fonction de la valeur d'au moins un bit (bl,b0) de plus faible poids de la consigne de division. Application notamment aux transpondeurs UHF.

Abstract translation: 本发明涉及一种二进制分频器（DIVF2），包括由输入信号（CK1）选通的计数器（CMPT），用于将计数值（VAL）与第一和第二阈值（B2 / 2）进行比较的装置（CP1，CP2） ，B2 / 4），并且提供与输入信号（CK1）的第一类型的变化边沿同步的第一和第二控制信号（DET1，DET2）。 根据本发明，分频器包括用于从输入信号（CK1）相对于第一或第二控制信号（DET1）之一偏移半个周期的至少一个第三控制信号（SDET1，SDET2）的装置（FFB） ，DET2）和用于根据除法指令的至少一个最低位（b1，b0）的值选择的控制信号产生输出信号（CK2）的控制装置（ALCT）。 特别适用于UHF转发器。

公开(公告)号：WO2007045658A1

公开(公告)日：2007-04-26

申请号：PCT/EP2006/067509

申请日：2006-10-17

Applicant: STMICROELECTRONICS CROLLES 2 SAS ,  STMICROELECTRONICS SA ,  NXP B.V. ,  MÜLLER, Markus ,  MONDOT, Alexandre ,  BESSON, Pascal

Inventor： MÜLLER, Markus ,  MONDOT, Alexandre ,  BESSON, Pascal

IPC: H01L21/8238 ,  H01L21/311

CPC classification number: H01L21/31111 ,  H01L21/823814 ,  H01L21/823835 ,  H01L29/66545

Abstract: The invention concerns a method of fabricating a device, comprising the steps of forming a first silicon oxide layer within a first region of said device and a second silicon oxide layer within a second region of said device, implanting doping ions of a first type into said first region, implanting doping ions of a second type into said second region, and etching said first and second regions for a determined duration such that said first silicon oxide layer is removed and at least a part of said second silicon oxide layer remains.

Abstract translation: 本发明涉及一种制造器件的方法，包括以下步骤：在所述器件的第一区域内形成第一氧化硅层，在所述器件的第二区域内形成第二氧化硅层，将第一类型的掺杂离子注入到所述 第一区域，将第二类型的掺杂离子注入到所述第二区域中，并且蚀刻所述第一和第二区域一段确定的持续时间，以使得所述第一氧化硅层被去除并且所述第二氧化硅层的至少一部分保留。

公开(公告)号：WO2007028872A1

公开(公告)日：2007-03-15

申请号：PCT/FR2006/001985

申请日：2006-08-25

Applicant: STMICROELECTRONICS SA ,  NAURA, David ,  MOREAUX, Christophe ,  KARI, Ahmed ,  RIZZO, Pierre

Inventor： NAURA, David ,  MOREAUX, Christophe ,  KARI, Ahmed ,  RIZZO, Pierre

IPC: G11C5/14

CPC classification number: G06K19/0723 ,  G06K19/0713 ,  G11C5/142 ,  G11C16/10 ,  G11C16/30

Abstract: L'invention concerne un circuit intégré passif sans contact (IC2) comprenant une mémoire de données non volatile (MEM) programmable électriquement, un circuit survolteur à accumulation de charges (HVCT, PMP, HGEN) pour fournir une haute tension (Vhv) nécessaire à l'écriture de données (DTW) dans la mémoire. Selon l'invention, le circuit intégré comprend un point mémoire volatile (FFl) pour mémoriser un drapeau indicateur (THR2) , et des moyens (THDET, THRl, FFl) pour modifier la valeur du drapeau indicateur (THR2) lorsque la haute tension (Vhv) atteint la première fois un seuil critique (Vc) après activation du circuit survolteur.

Abstract translation: 本发明涉及一种无源无接触集成电路（IC2），包括电可编程非易失性数据存储器（MEM），具有负载累加的升压电路（HVCT，PMP，HGEN），以提供写入所需的高电压（Vhv） 数据（DTW）进入存储器。 本发明的特征在于集成电路包括用于存储指示符标志（THR2）的易失性存储点（FFI）; 以及用于当高电压（Vhv）在升压电路激活之后第一次达到临界阈值（Vc）时修改指示标志（THR2）的值的装置（THDET，THR1，FF1）。

公开(公告)号：WO2007028866A1

公开(公告)日：2007-03-15

申请号：PCT/FR2006/001766

申请日：2006-07-19

Applicant: STMICROELECTRONICS SA ,  RIZZO, Pierre ,  MOREAUX, Christophe ,  NAURA, David ,  KARI, Ahmed

Inventor： RIZZO, Pierre ,  MOREAUX, Christophe ,  NAURA, David ,  KARI, Ahmed

IPC: G06K19/07

CPC classification number: G06K19/0713 ,  G06K19/0723

Abstract: L'invention concerne un procédé pour moduler l'impédance d'un circuit d'antenne (ACT, Wl, W2) fournissant des signaux de pompage (Sl, S2) à une pompe de charge (PMP) comprenant au moins un premier étage de pompage (Dl, D2, Cl, C2) et un dernier étage de pompage (D5, D6, C5, C6) , le dernier étage de pompage fournissant une tension continue (Vcc) . Selon l'invention, la sortie du premier étage de pompage (Dl, D2, Cl, C2) est court-circuitée au moyen d'un interrupteur (SW1) et le dernier étage de pompage continue à pomper des charges électriques et fournir la tension continue (Vcc). Application notamment aux transpondeurs passifs RFID.

Abstract translation: 本发明涉及一种调制向包括至少第一泵送级（D1，D2，C1）的电荷泵（PMP）提供泵浦信号（S1，S2）的天线电路（ACT，W1，W2） ，C2）和最后一个泵送级（D5，D6，C5，C6），所述最后一个泵送级提供直流电压（Vcc）。 根据本发明，来自第一泵送级（D1，D2，C1，C2）的输出通过开关（SW1）短路，并且最后的泵送级继续泵送电荷并提供直流电压 （VCC）。 本发明特别适用于RFID无源应答器。

公开(公告)号：WO2006120310A1

公开(公告)日：2006-11-16

申请号：PCT/FR2006/000704

申请日：2006-03-31

Applicant: STMICROELECTRONICS SA ,  WUIDART, Sylvie

Inventor： WUIDART, Sylvie

IPC: G11C7/24 ,  G11C16/22

CPC classification number: G11C7/24 ,  G11C16/22

Abstract: L'invention concerne une mémoire (1) sécurisée contre une injection d'erreur lors de la lecture d'une donnée. La mémoire comprend : des moyens pour lire une donnée de référence (WL (ref ) ) dans la mémoire durant une phase de lecture d'une donnée stockée dans la mémoire ; des moyens (CTL) pour comparer la donnée de référence lue avec une valeur attendue ; et des moyens (CTL) pour générer un signal d'erreur (ER) si la donnée lue est différente de la valeur attendue. Application notamment à la protection des mémoires intégrées dans les cartes à puces.

Abstract translation: 本发明涉及在数据读出期间防止故障注入的存储器（1）。 存储器包括在读出存储在存储器中的数据的步骤期间从存储器读出参考数据（WL（ref））的装置; 用于将读出的参考数据与期望值进行比较的装置（CTL）; 以及用于当读出数据与预期值不同时产生误差信号（ER）的装置（CTL）。 本发明对于保护智能卡存储器是有用的。

公开(公告)号：WO2006120309A3

公开(公告)日：2006-11-16

申请号：PCT/FR2006/000669

申请日：2006-03-29

Applicant: STMICROELECTRONICS SA ,  PALMADE, Romain ,  ROGGE, Agnès

Inventor： PALMADE, Romain ,  ROGGE, Agnès

IPC: H01L23/498 ,  H01L23/482 ,  H01L21/60

Abstract: L'invention concerne une microplaquette de semi- conducteur, comprenant une face active sur laquelle est implantée une région de circuit intégré, comprenant au moins une plage de contact latérale inclinée s 'étendant en dessous du plan de la face active et reliée électriquement à la région de circuit intégré. L'invention concerne également un module électronique comprenant un substrat présentant une cavité dans lequel la microplaquette est agencée. Application notamment à la réalisation de micromodules sans contact de faible épaisseur pour cartes à puce, badges et étiquettes électroniques sans contact.

公开(公告)号：WO2006035185A1

公开(公告)日：2006-04-06

申请号：PCT/FR2005/050787

申请日：2005-09-27

Applicant: STMICROELECTRONICS SA ,  WUIDART, Luc ,  MARINET, Fabrice

Inventor： WUIDART, Luc ,  MARINET, Fabrice

IPC: G06K19/073

CPC classification number: G06K19/07372 ,  G06F21/75 ,  G06K19/073 ,  G06K19/07363 ,  G06K19/07716 ,  G06Q20/3558 ,  G07F7/1008 ,  H01L27/0203

Abstract: Abrégé Descriptif L'invention concerne la protection d'un circuit intégré en conditionnant le démarrage de tout ou partie du circuit à la présence d'une clé (KEY), enregistrée de façon non volatile dans le circuit postérieurement à sa fabrication et dépendant d'au moins un premier paramètre (A, ID) présent de façon non volatile dans le circuit à l'issue de sa fabrication.

Abstract translation: 本发明涉及一种用于保护集成电路的方法。 根据所述方法，电路的全部或部分的启动是在存在按照非线性方式记录在电路中的密钥（KEY）之后确定的，在其生产之后，并且依赖于 至少一个第一参数（A，ID），其在生产后在电路中以非易失性方式存在。

公开(公告)号：WO2005057660A1

公开(公告)日：2005-06-23

申请号：PCT/FR2004/050642

申请日：2004-12-02

Applicant: STMICROELECTRONICS SA ,  MORAND, Jean-Luc ,  QUOIRIN, Jean-Baptiste ,  LANOIS, Frédéric

Inventor： MORAND, Jean-Luc ,  QUOIRIN, Jean-Baptiste ,  LANOIS, Frédéric

IPC: H01L29/06

CPC classification number: H01L29/7825 ,  H01L29/0684 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/417 ,  H01L29/41758 ,  H01L29/41766 ,  H01L29/73 ,  H01L29/739 ,  H01L29/7393 ,  H01L29/74 ,  H01L29/7824 ,  H01L29/861

Abstract: L'invention concerne un composant semiconducteur, dans lequel les jonctions actives s'étendent perpendiculairement à la surface d'une puce semiconductrice sensiblement sur toute l'épaisseur de celle-ci. Les contacts avec les régions devant être connectées sont pris par des doigts conducteurs (32, 34) traversant sensiblement toute la région avec laquelle on souhaite établir un contact.

Abstract translation: 本发明涉及一种半导体元件，其有源连接在相对于其整个厚度的半导体芯片的表面的垂直方向上延伸。 所述连接与可连接区域一起被导电指状物（32,34）保持，导电指状物（32,34）可以通过整个可接触区域。

公开(公告)号：WO2004066350A2

公开(公告)日：2004-08-05

申请号：PCT/FR2004/050011

申请日：2004-01-12

Applicant: STMICROELECTRONICS SA ,  SCHOELLKOPF, Jean-Pierre

Inventor： SCHOELLKOPF, Jean-Pierre

IPC: H01L

CPC classification number: H01L28/60 ,  H01L27/0733 ,  H01L27/11 ,  H01L27/1104 ,  H01L29/945

Abstract: L'invention concerne un condensateur dont une première électrode est constituée d'une région active fortement dopée (D) d'un composant semiconducteur (T) formé du côté d'une surface d'un corps semiconducteur, et dont la deuxième électrode est constituée d'une région conductrice (BR) enrobée d'isolant (IL) formée sous ladite région active et noyée dans le corps semiconducteur.

Abstract translation: 本发明涉及一种电容器，其第一电极由形成为电容器（1）形式的半导体元件（T）的高掺杂有源区（D）组成。 来自c＆ocirc; t＆oacute; ，其第二电极由在所述区域下方形成的涂有绝缘层（IL）的导电（BR）表面组成， 积极和淹没在半导体身上。

公开(公告)号：WO2004036750A2

公开(公告)日：2004-04-29

申请号：PCT/FR2003/002956

申请日：2003-10-08

Applicant: STMICROELECTRONICS SA ,  CATHELIN, Philippe

Inventor： CATHELIN, Philippe

IPC: H03L

CPC classification number: H04B1/30 ,  H03L7/23

Abstract: Le dispositif comporte sur une même puce électronique des moyens de transposition de fréquence MX connectés à un oscillateur local principal VCOP. L' oscillateur principal VCOP est incorporé au sein d'une boucle principale à verrouillage de phase PLL2 dont la fréquence de référence est fournie par un oscillateur auxiliaire VCOA commando en tension, lui-même incorporé dans une boucle auxiliaire à verrouillage de phase PLL1 dont la fréquence de référence est inférieure à la fréquence de l'oscillateur auxiliaire. La fréquence de référence SRFP de la boucle principale est inférieure à la fréquence de sortie de l'oscillateur principal, supérieure à 10 fois 1'espacement fréquentiel des canaux ramené à la fréequence de sortie de l'oscillateur principal, et éloignée d'un multiple entier de la fréquence de réception ou d'omission d'au moins la fréquence de coupure de la boucle principale.

Abstract translation: 该设备包括连接到其的MX频率转换装置的电子芯片装置。 本地振荡器VCOP。 主振荡器VCOP包含在内; 在一个主要循环和agrave内; PLL2锁相，其参考频率由压控VCOA辅助振荡器提供，该振荡器本身并入其中。 在一个辅助循环和agrave; PLL1锁相，其具有较低的re＆ag ag ag＆amp;＆amp; 辅助振荡器的频率。 主循环的SRFP重频率较低; 主振荡器的输出频率较高; 10倍于备份通道的频率间隔 ＆Agrave; 主振荡器的FRé输出频率，和DE loignée。通过的řé收据的FRéquence的整数倍或遗漏至少FRé截止相应主循环的