-
公开(公告)号：KR100256679B1
公开(公告)日：2000-05-15
申请号：KR1019970073035
申请日：1997-12-24
IPC: H04L12/28
Abstract: PURPOSE: An ATM cell segmentation apparatus is provided to obtain a high performance with a minimum intervention of a host CPU by managing every control information for a plurality of connections, performing an ATM segmentation and creating a cell by directly reading a memory access master. CONSTITUTION: A buffer connection managing unit(200) connects buffer descriptor information transmitted from a host to a VC(Virtual Channel) table and increases reading addresses in a transmit queue by hardware. A scheduling and segmentation unit(210) requests a DMA(Direct Memory Access) from the buffer connection managing unit(200) by using AAL(ATM Adaptation Layer) associated information recorded in the VC table and the buffer descriptor information connected to the VC table, so as to fetch a data from the host memory, and generates a cell of each connection in an order previously set in a rate table while updating the VC table when the DMA is finished. A free descriptor managing unit(220) manages a buffer descriptor which is not connected to any VC table among buffer descriptors with a linked list. A UBR(Unspecified Bit Rate) pointer searching unit(230) searches a VC table entry address of a UBR connection to be next serviced for an UBR VC table, so that when the scheduling and segmentation unit(210) requests a UBR pointer, it can obtain the UBR pointer promptly, and if there is no CBR(Constant Bit Rate) and a VBR(Variable Bit Rate) data, a cell of a UBR connection can be transmitted without delay. A state reporting managing unit(240) records state information at a circulative position of a state queue of a local memory and interrupts a host CPU when the scheduling and segmentation unit(210) transmits a state reporting request signal along with state reporting information.
Abstract translation: 目的：提供ATM信元分割装置，通过管理多个连接的每个控制信息，通过直接读取存储器存取主机来执行ATM分段和创建单元，以主机CPU的最小干预来获得高性能。 构成：缓冲器连接管理单元（200）将从主机发送的缓冲区描述符信息连接到VC（虚拟通道）表，并通过硬件增加发送队列中的读取地址。 调度和分割单元（210）通过使用记录在VC表中的AAL（ATM适配层）关联信息和连接到VC表的缓冲器描述符信息来从缓冲器连接管理单元（200）请求DMA（直接存储器访问） ，以便从主机存储器获取数据，并且当DMA完成时更新VC表时，以先前在速率表中设置的顺序生成每个连接的单元。 空闲描述符管理单元（220）管理缓冲区描述符，该缓冲区描述符在具有链表的缓冲区描述符中未连接到任何VC表。 UBR（未指定比特率）指针搜索单元（230）在UBR VC表中搜索下一个维修的UBR连接的VC表入口地址，使得当调度和分段单元（210）请求UBR指针时， 可以及时获取UBR指针，如果没有CBR（Constant Bit Rate，固定比特率）和VBR（Variable Bit Rate）数据，则可以无延迟地发送UBR连接的单元。 状态报告管理单元（240）在本地存储器的状态队列的循环位置记录状态信息，并且当调度和分割单元（210）与状态报告信息一起发送状态报告请求信号时中断主机CPU。
-
公开(公告)号：KR100256677B1
公开(公告)日：2000-05-15
申请号：KR1019970073023
申请日：1997-12-24
IPC: H04L12/28
CPC classification number: H04L12/5601 , H04L2012/5612 , H04L2012/5616 , H04L2012/5653
Abstract: PURPOSE: A shared medium accessible ATM host adapting apparatus is provided to prevent a phenomenon of damaging a traffic characteristic on a shared medium by instantly adding a cell for every predetermined periods in an ATM host and reduce an amount of a local memory by performing a segmentation function by using a specific memory in case that there is not much traffic generated by ATM hosts. CONSTITUTION: An ATM host adapter(108) includes a network connection controlling unit(102), a storing unit(104) for storing information transmitted from the network connection controlling unit(103) and a connection unit(106) for connecting the network connection controlling unit(103) and the storing unit(104). The storing unit(104) is a local memory, and the connection unit(106) is a local bus. It is connected to a single ring ATM network (109) through a physical medium bus(107). An ATM host(100) prepares an initialization for operating the ATM host adapter(108) and a packet for segmentation in the host memory(102) and transmits packet information reassembled in the host memory(102) to an upper network.
Abstract translation: 目的：提供一种共享介质可访问ATM主机适配装置，以通过在ATM主机中为每个预定周期立即添加小区来防止损坏共享介质上的业务特性的现象，并通过执行分段来减少本地存储器的数量 通过使用特定的内存功能，以防ATM主机产生的流量不足。 构成：ATM主机适配器（108）包括网络连接控制单元（102），存储单元（104），用于存储从网络连接控制单元（103）发送的信息;以及连接单元（106），用于连接网络连接 控制单元（103）和存储单元（104）。 存储单元（104）是本地存储器，连接单元（106）是本地总线。 它通过物理介质总线（107）连接到单环ATM网络（109）。 ATM主机（100）准备用于操作ATM主机适配器（108）的初始化和主机存储器（102）中的分段的分组，并将重新组装在主机存储器（102）中的分组信息发送到上层网络。
-
公开(公告)号：KR1019990053412A
公开(公告)日：1999-07-15
申请号：KR1019970073035
申请日：1997-12-24
IPC: H04L12/28
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 비동기 전달 모드 셀 세그멘테이션 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 각 연결 정보와 버퍼 디스크립터의 정보를 이용하여 호스트 메모리에서 데이터를 능동적으로 가져와 비동기 전달 모드 셀을 만들어 전달하는 기능을 가지는 셀 세그멘테이션 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은 가상 채널 정보를 새로운 비사용 버퍼 디스크립터 번지에 복사하여 해당 가상 채널 테이블에 연결하는 버퍼 연결 관리 수단과, 외부로부터 형성된 셀을 입력받아 저장한 후에 순차적으로 출력하는 스케듈링 및 세그멘테이션 수단과, 새로운 비사용 버퍼 디스크립터 번지를 제공하는 비사용 디스크립터 관리 수단과, 부정 비트율 포인터를 제공하는 부정 비트율 포인터 탐색 수단, 및 상태 신호를 받아 외부에 기록하고 관리하고 호스트 중앙 처리 장치에 인터럽트를 거는 상태 보고 관리 수단을 포함 함.
4. 발명의 중요한 용도
본 발명은 비동기 전달 모드 시스템에 이용됨.-
公开(公告)号：KR100153934B1
公开(公告)日：1998-11-16
申请号：KR1019950053948
申请日：1995-12-22
Applicant: 한국전자통신연구원
Abstract: 본 발명은 비동기 전달 모드(ATM)의 계층 성능관리 운용 및 유지 보수(OAM)셀 처리 장치에 관한 것으로서, BIP-16값, 사용자 셀 헤더의 CLP 값, 연결 인식자를 입력받아 출력하고, 순방향 감시 정보 선택 신호를 출력하는 순방향 감시 정보 선택 수단(51); 상기 순방향 감시 정보 선택 수단(51)의 출력과 누적된 데이타를 입력받아 이를 갱신하여 출력하는 공통 순방향 감시 정보 처리 수단(52); 상기 순방향 감시 정보 선택 수단(51)의 순방향 감시 정보 선택 신호에 의해 저장된 데이타를 상기공통 순방향 감시 정보 처리 수단(52)으로 출력하고, 상기 공통 순방향 감시 정보 처리 수단(52)에서 처리된 새로운 데이타를 저장하는 순방향 감시 정보 저장 수단(53); 수신한 성능관리 셀의 채널 인식자 값을 입력받아 저장된 채널 인식자의 값과 비교하여 순방향 감시 정보 선택 신호, 역방향 보고 정보 레지스터 선택 신호, 성능 누적 처리 활성화 신호, 성능누적 정보 선택 신호를 출력하는 성능관리 셀 채널 비교 수단(54); 역방향 보고 셀을 구성하여 출력하는 공통 성능관리 셀 정보 처리 수단(55); 성능 누적 연산의 공통 기능을 수행하는 공통 기능을 수행하는 공통 성능관리 성능누적 정보 처리 수단(56); 역방향 보고 셀 정보를 저장하여 출력하는 역방향보고 적정 수단(57); 성능 누적 정보를 저장하고, 각 연결별로 누적된 성능값과 성능관리 성능누적 임계치 값을 비교하여 인터럽터를 발생하는 성능 관리 성능누적 정보 저장 수단(58); 및 CPU의 설정 데이타를 저장하는 CPU 설정 레지스터 수단(59)을 구비하여 UNI/NNI에 적용되는 F4/F5 레벨의 ATM계층 OAM셀 중 성능관리 셀을 실시간 처리하여 ATM 가상연결 상의 특정 연결에 대한 총수신 성능관리 블럭 수, 에러 발생 수신 블럭 수, 과도 에러 발생 수신 블럭 수, 손실 셀 수, 오삽입 셀 수, 폐기 셀 수, CLP 태깅 셀수, 총수신 셀 수와 같은 성능 정보를 실시간 누적하여 서비스 품질 및 네트워크 파라미터를 측정할 수 있는 효과가 있다.
-
165.发明公开
公开(公告)号：KR1019980050170A
公开(公告)日：1998-09-15
申请号：KR1019960068949
申请日：1996-12-20
IPC: H04L12/28
Abstract: 본 발명은 통합형 광 가입자망에서의 광동축 혼합 가입자 접속 모듈의(HFC) 구조 및 HFC 망 종단장치의 구조에 관한 것이다. 통합형 광대역 액세스노드 시스템은 매체에 따라 달라지는 이종 가입자 접속 방식을 하나의 장치에 통합 수용할 수 있도록 한 액세스망 구성 방식으로서 피더(feeda)부는 광케이블을 사용하고, 인입 및 드롭 구간은 기존 매체와 신규 매체를 함께 수용할 수 있도록 한 구조이다. 특히, 본 발명에서 제안한 HFC 접속 모듈은 아날로그 CATV 방송서비스 전용망으로 사용되는 기존의 HFC 망을 이용하여 디지털 데이터, 케이블폰, 디지털 VOD 및 아날로그 CATV 방송 서비스를 제공할 수 있도록 구성한 구조이다. 통합형 광대역 액세스 노드시스템의 HFC 가입자 접속 모듈은 서비스별 신호 처리 블럭과 제어 및 운용 관리 블럭으로 구성되고, HFC 가입자의 망종단 장치는 RF(Radio Frequency) 신호의 송수신 및 재배열을 처리하는 NIU(Network Interface Unit)와 서비스 제어와 디지털 신호의 변복조를 처리하는 SCU(Service Control Unit)로 구성된다.
-
Patent Agency Ranking
公开(公告)号：KR100134709B1
公开(公告)日：1998-05-15
申请号：KR1019940035769
申请日：1994-12-21
IPC: G06F15/00
Abstract: 본 발명은 AU3/4 단위 스위치 장치등의 다단 광대역 스위치에서의 에이직(ASIC)간 장애위치 검출회로를 제공하는데 그 목적이 있으며, 상기 목적을 달성하기 위하여, ASIC간 무결성을 확보하기 위하여 SDH 오버헤드중 B1 바이트를 저장영역으로 하고 기존의 단순 BIP회로(11내지 15)를 ASIC내에 첨가하여 시스템 차원에서의 장애위치를 파악할 수 있도록 구성하였다. 이에 따라 본 발명은, 다수의 ASIC을 사용하는 다단 광대역 스위치 장치등에서 ASIC간의 장애 위치를 보다 쉽게 감지할 수 있어 시스템의 유비보수를 수월하게 하는 효과를 가진다.
-
-
-
公开(公告)号：KR1019970002188B1
公开(公告)日：1997-02-25
申请号：KR1019930021724
申请日：1993-10-19
IPC: G11B20/00
Abstract: The virtual container path state monitor having a line matching unit connected to an external device, a decoder for decoding the signal input from the line matching unit to an NRZ(Non Return to Zero) signal, a first buffer for buffering transmission data, a second buffer for buffering the data received from a virtual container demultiplexer, a transmission clock generator for receiving a reception clock from the virtual container demultiplexer and generating a transmission clock, and a coder for coding the NRZ signal input from the second buffer according to the transmission clock and outputting it to the line matching unit, has a pseudo random signal generator for receiving an unstable oscillation clock from an exterior and generating a pseudo random signal; a first selector for selecting one of the transmission pseudo random signal received from the pseudo random signal generator and the reception NRZ signal received from the decoder by the control of a select control signal of a CPU and outputting it to the first buffer; a second selector for selecting one of the reception clock received from the line matching unit and the unstable oscillation clock by the control of the select control signal and outputting a write clock to the first buffer; a third selector for selecting one of the reception NRZ signal received from the decoder and the transmission NRZ signal received from the second buffer by a loop select signal of the CPU; a fourth selector for selecting one of the reception clock received from the line matching unit and the transmission clock received from the transmission clock generator by the loop select signal; and a pseudo random signal detector which is initialized by a reset signal of the CPU, receives the pseudo random signal from the third selector according to the clock received from the fourth selector, compares the input signal with the pseudo random signal and outputs the result to the CPU.
Abstract translation: 具有连接到外部设备的线路匹配单元的虚拟容器路径状态监视器，用于将从线路匹配单元输入的信号解码为NRZ（非归零）信号的解码器，用于缓冲发送数据的第一缓冲器，第二缓冲器 缓冲器，用于缓冲从虚拟容器解复用器接收的数据;传输时钟发生器，用于从虚拟容器解复用器接收接收时钟并产生传输时钟;以及编码器，用于根据传输时钟对从第二缓冲器输入的NRZ信号进行编码 并将其输出到线路匹配单元，具有伪随机信号发生器，用于从外部接收不稳定的振荡时钟并产生伪随机信号; 第一选择器，用于选择从伪随机信号发生器接收的传输伪随机信号中的一个和通过CPU的选择控制信号的控制从解码器接收的接收NRZ信号，并将其输出到第一缓冲器; 第二选择器，用于通过控制选择控制信号选择从线路匹配单元接收的接收时钟之一和不稳定的振荡时钟，并将写时钟输出到第一缓冲器; 第三选择器，用于选择从解码器接收的接收NRZ信号之一和通过CPU的环路选择信号从第二缓冲器接收的发送NRZ信号; 第四选择器，用于选择从线路匹配单元接收的一个接收时钟和通过该循环选择信号从传输时钟发生器接收的传输时钟; 以及由CPU的复位信号初始化的伪随机信号检测器，根据从第四选择器接收到的时钟，从第三选择器接收伪随机信号，将输入信号与伪随机信号进行比较，并输出到 CPU。
-
-
-
-
-
-
-
-
-
Search Results
265
records
(took 0.025 seconds)
