公开(公告)号：KR100188140B1

公开(公告)日：1999-06-01

申请号：KR1019960024424

申请日：1996-06-27

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L27/085

Abstract: 본 발명은 반도체 장치의 보로 소자에 관한 것으로서, 더욱 상세하게는, 반도체 장치의 보호 소자로 이용되는 사다리 구조의 NMOS 트랜지스터에 관한 것이다. 본 발명에서는 웰과 소스/웰 패턴의 접속점과 가까운 곳의 게이트 가지의 길이는 짧게 하고, 반대로 웰과 소스/웰 패턴의 접속점과 먼 곳의 게이트 가지의 길이는 길게 한다. 이렇게 함으로써, 트리거링이 빨리 일어나는 지점의 트리거링을 늦추고, 트리거링이 늦게 일어나는 지점의 트리거링을 빠르게하여 전체적으로 트리거링이 동시에 발생하도록 하여 전류가 밀집되는 현상을 방지할 수 있다.

公开(公告)号：KR1019990030769A

公开(公告)日：1999-05-06

申请号：KR1019970051167

申请日：1997-10-06

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L27/06

Abstract: 본 발명의 정전기 보호장치는 제 1 및 제 2 정전기 보호소자로 구성된다. 제 1 정전기 보호소자는 입출력패드에 인접하여 반도체 기판에 형성되고 전기적으로 플로팅된 제 1 전도형, 즉 P형의 제 1 웰과, 상기 전원라인에 전기적으로 연결되고 상기 제 1 웰내에 형성된 제 2 전도형, 즉 N형의 제 1 불순물영역와, 상기 입출력패드에 전기적으로 연결되고 상기 제 1 불순물영역의 둘레에 환형으로 형성된 제 2 전도형의 제 2 불순물영역과, 상기 전원라인에 전기적으로 연결되고 상기 제 2 불순물영역의 외측 둘레에 형성된 환형의 제 2 전도형의 제 3 불순물영역을 포함한다. 제 2 정전기 보호소자는 입출력패드에 인접하여 반도체 기판에 형성되고 전기적으로 플로팅된 제 1 전도형, 즉 P형의 제 2 웰과, 상기 접지라인에 전기적으로 연결되고 상기 제 2 웰내에 형성된 제 2 전도형, 즉 N형의 제 4 불순물영역과, 상기 입출력패드에 전기적으로 연결되고 상기 제 4 불순물영역의 둘레에 환형으로 형성된 제 2 전도형의 제 5 불순물영역과, 상기 접지라인에 전기적으로 연결되고 상기 제 5 불순물영역의 외측 둘레에 형성된 환형의 제 2 전도형의 제 6 불순물영역을 포함한다.

公开(公告)号：KR1019990001668A

公开(公告)日：1999-01-15

申请号：KR1019970025061

申请日：1997-06-17

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L23/00

Abstract: 본 발명의 전자파 차폐형 반도체 패키지는, 반도체 소자를 둘러싸는 몰딩 수지를 전기적으로 접지된 전자파 차폐층으로 둘러쌈으로써 상기 반도체 소자 내부의 전자파가 외부로 나가는 것을 차단할 수 있다.

公开(公告)号：KR1019980084130A

公开(公告)日：1998-12-05

申请号：KR1019970019799

申请日：1997-05-21

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L21/76

Abstract: 본 발명은 소자가 형성되는 액티브영역을 아이솔레이션시키는 필드산화막을 가지는 반도체 장치에 있어서, 상기 반도체 장치의 상기 필드산화막상에 형성되고 전기적으로 접지된 전자파 차폐층을 포함한다.

公开(公告)号：KR1019980033869A

公开(公告)日：1998-08-05

申请号：KR1019960051678

申请日：1996-11-02

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L27/06

Abstract: 본 발명은 SCR 구조의 정전기 보호 소자의 입출력 패드와 전원전압원간의 방전 경로를 양방향으로 형성할 수 있는 정전기 보호 소자에 관한 것으로, 입출력 패드와, 상기 입출력 패드와 외부로부터 제 1 전원전압원(Vss)과 제 2 전원전압원(Vdd)을 인가 받는 내부 회로의 사이에 연결된 정전기 방전 수단을 갖는 정전기 보호 소자에 있어서, 상기 정전기 방전 수단은, 일단이 상기 제 1 전원전압원(Vss)과 접속되고, 타단이 상기 제 2 전원전압원(Vdd)에 접속되어 상기 입출력 패드로부터 유입되는 정전기를 상기 제 1 전원전압원(Vss) 및 제 2 전원전압원(Vdd)양방향으로 방전시키는 것을 특징으로 한다. 이와 같은 장치에 의해서, SCR 구조의 정전기 보호 소자의 입출력 패드와 전원전압원간의 방전 경로를 양방향으로 형성할 수 있고, 따라서, 정전기에 의해 내부 회로가 손상되는 등의 문제점을 해결할 수 있다.

公开(公告)号：KR1019980028442A

公开(公告)日：1998-07-15

申请号：KR1019960047499

申请日：1996-10-22

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L27/06

Abstract: 본 발명은 사다리 구조를 갖는 N 채널 도전형 모오스 소자의 정전기 보호 성능을 향상시킬 수 있는 정전기 보호 소자에 관한 것으로, 드레인에 가해지는 제 1 전원전압원(Vout)과, 소오스 및 웰콘택부에 가해지는 제 2 전원전압원(Vss)사이에 있는 내부 회로의 입출력 단에 접속된 사다리 구조를 갖는 정전기 보호 소자에 있어서, 상기 정전기 보호 소자는, 상기 제 2 전원전압원(Vss)과 웰콘택부의 사이에 폴리실리콘 저항, 웰 저항, n+ 액티브 저항, 그리고 p+ 액티브 저항 중, 어느 하나의 저항체를 전기적으로 접속시키고, 상기 소오스는 상기 제 2 전원전압원(Vss)에 직접 접속시킨다. 이와 같은 장치에 의해서, 사다리 구조를 갖는 N 채널 도전형 모오스 소자를 정전기 보호 소자로 사용할 경우에 발생되는 전류 밀집 현상을 방지할 수 있고, 따라서, 정전기 보호 소자의 정전기 보호 효율이 저하되는 문제점을 해결할 수 있다.

公开(公告)号：KR1019980014823A

公开(公告)日：1998-05-25

申请号：KR1019960033959

申请日：1996-08-16

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L27/06

Abstract: 반도체 칩에 축적된 정전기를 방전하는 정전기 방전 회로에 사용되어 정전기를 효과적으로 방전할 수 있는 다이오드를 제조하는 방법이 개시되어 있다.
본 발명은 반도체 기판에 제 1 도전형의 웰을 형성하는 단계; 상기 제 1 도전형의 웰 표면 영역의 중심부에 소정 면적으로 윈도우를 형성한 포토레지스트 패턴을 형성한 후 제 2 도전형 불순물을 주입하여 상기 윈도우 영역에 제 2 도전형 고농도 불순물층을 형성하는 단계; 및 상기 윈도우 영역을 마스킹하는 포토레지스트 패턴을 형성한 후 제 1 도전형 불순물을 주입하여 상기 제 2 도전형 고농도 불순물층과 소정의 간격으로 이격된 제 1 도전형 고농도 불순물층를 형성하는 단계를 포함하는 것을 특징으로 한다.
따라서, 본 발명은 정전기 방전 회로의 방전 성능을 향상시킬 수 있는 효과가 있다.

公开(公告)号：KR1019980013697A

公开(公告)日：1998-05-15

申请号：KR1019960032276

申请日：1996-08-01

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L21/331

Abstract: 바이폴라 트랜지스터의 베이스-컬렉터 간의 접합용량을 감소시켜 소자의 동작 속도를 증가시킬 수 있는 바이폴라 트랜지스터의 제조방법이 개시되어 있다.
본 발명은, 반도체 기판에 복수의 전도층과 절연층을 형성하여 바이폴라 트랜지스터의 이미터층, 베이스층 및 컬렉터층을 형성하는 바이폴라 트랜지스터 제조방법에 있어서, 상기 베이스층은 베이스 영역에 불순물 이온을 주입하여 제 1 도전형의 저농도 베이스층을 형성하는 단계, 상기 저농도 베이스층의 소정 영역에 고농도 제 1 도전형의 폴리실리콘막을 침적하는 단계 및 상기 폴리실리콘막의 내부에 함유된 불순물을 상기 저농도 베이스층으로 확산시켜 상기 저농도 베이스층의 소정 영역의 하방에 소정의 깊이로 제 1 도전형의 고농도 베이스층을 형성하는 단계를 구비하여 형성됨을 특징으로 한다.
따라서, 본 발명은 바이폴라 트랜지스터의 동작 속도를 향상시키는 효과가 있다.

公开(公告)号：KR1019970072389A

公开(公告)日：1997-11-07

申请号：KR1019960011911

申请日：1996-04-19

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L27/06

Abstract: 본 발명은 정전기 방전 보호장치에 관한 것으로서, 특히 제1전도형 반도체 기판에 형성된 제2전도형 웰; 웰 바닥에 형성된 고농도의 제2전도형 매몰층; 웰의 표면에 형성된 필드산화막; 필드산화막의 일단에 인접한 웰표면으로부터 매입층까지 형성된 제1전도형의 제1불순물영역; 필드산화막의 타단에 인접한 웰표면으로부터 매입층까지 형성된 제1전도형의 제2불순물 영역; 제1불순물영역의 표면 근방에 형성된 제1전도형 제1고농도 불순물 영역; 제2불순물 영역의 표면 근방에 형성된 제1전도형 제2고농도 불순물 영역; 웰표면 근방에 형성된 제2전도형의 고농도 불순물 영역; 필드산화막 상에 형성되고 입출력패드와 연결된 필드 게이트 전극층; 제1고농도 불순물영역 상에 형성되고 저항을 통하여 입출력 패드에 연결된 제1전극층; 제2고농도 불순물영역 상에 형성되고 접지전원단자에 연결된 제2전극층; 및 제2전도형의 고농도 불순물영역 상에 형성되고 접지전원단자에 연결된 제3전극층을 구비한 것을 특징으로 한다.
따라서, 본 발명에서는 소자의 모든 영역을 통하여 방전전류가 흐르게 되어 면적 대비 방전 효율이 좋다.

公开(公告)号：KR1019970072383A

公开(公告)日：1997-11-07

申请号：KR1019960011910

申请日：1996-04-19

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L27/04

Abstract: 본 발명은 정전기 보호 반도체 장치에 관한 것으로서, 특히 제1전원단자; 제2전원단자; 출력단자; 내부회로로부터 제어전극에 인가되는 신호에 응답하여 출력단자를 제1전원전압으로 풀업시키기 위해 제1노드와 출력단자의 사이에 제1 및 제2전류전극이 연결된 풀업수단; 내부회로로부터 제어전극에 인가되는 신호에 응답하여 출력단자를 제2전원전압으로 풀다운시키기 위해 출력단자와 제2노드의 사이에 제1 및 제2전류전극이 연결된 풀다운수단; 제1전원단자와 제1노드 사이를 최단으로 연결하는 제1전원라인; 제1노드 근처의 제1전원라인 사이에 연결된 제1정전기 보호저항; 제1전원단자와 제1노드를 연결하는 제1전원라인 보다는 길이가 긴 적어도 하나 이상의 제2전원라인; 제2전원단자와 제2노드 사이를 최단으로 연결하는 제3전원라인; 제2노드 근처의 제3전원라인 사이에 연결된 제2정전기 보호저항; 제2전원단자와 제2노드를 연결하는 제3전원라인 보다는 길이가 긴 적어도 하나 이상의 제4전원라인; 제1전원단자의 근처에 위치하고 제1전원단자와 출력단자의 사이에 연결되어 제1전원전압보다 높은 정전기를 바이패스 하는 제1정전기 보호수단; 및 제2전원단자의 근처에 위치하고 제2전원단자와 출력단자의 사이에 연결되어 제2전원전압 보다 낮은 정전기를 바이패스 하는 제1정전기 보호수단을 구비한다.