公开(公告)号：KR1019960027914A

公开(公告)日：1996-07-22

申请号：KR1019940035054

申请日：1994-12-19

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이형섭 ,  진성언 ,  이호재 ,  김재근

IPC: H04L29/10

Abstract: 본 발명은 고속의 클럭신호 전송을 데이타의 반주기와 동일하게 하여 모듈간의 신호접속을 구현하는 모듈간 고속신호 접속장치에 관한 것으로, 고속의 신호를 모듈간에 접속하기 위하여 데이타 신호를 1/N로 병렬화하여 전송하는 모듈간 고속신호의 접속장치에 있어서, PLL(Phase Locked Loop) 기능을 이용하여 래치를 위한 제어클럭과 2분주클럭을 발생하는 클럭분주부(41)와; 모듈간에 접속되는 데이타와 클럭신호를 정렬하여 접속되는 클럭의 반전주기를 데이타의 반전주기와 동일하게 형성한 후 BTL 신호레벨로 모듈간에 버스 형태의 데이타와 클럭신호를 접속하는 송신 및 수신 모듈접속부(42,43) 및 PLL 기능을 이용하여 분주클럭을 체배하는 클럭체배부(44)를 포함하여 이루어지는 것을 특징으로 한다.

公开(公告)号：KR1019960027725A

公开(公告)日：1996-07-22

申请号：KR1019940035744

申请日：1994-12-21

Applicant: 한국전자통신연구원

Inventor： 박영호 ,  정종암 ,  신현식 ,  엄두섭 ,  김형주 ,  김재근

IPC: H04L12/433

Abstract: 본 발명은 수시로 주소 등록 및 해제가 이루어지는 ATM 서비스 환경하에서 CPU 접속을 데이타 흐름과 비동기적으로 해결하여 CPU의 제어가 시스템에 체계적으로 이루어지도록하고, CPU접속 포트(port)를 두 개의 데이타 송 수신 포트와 분리시킴으로써 실시간 헤더 변환을 수행하게 하여 서비스 지연을 최소화하고, 향후 UPC 및 GFC기능을 수용할 수 있는 비동기식전송 모드(ATM) 헤더 변환 시스템에 관한 것이다.

公开(公告)号：KR1019960025139A

公开(公告)日：1996-07-20

申请号：KR1019940036960

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 최성혁 ,  김호전 ,  고제수 ,  김재근

IPC: G06F15/173

Abstract: 본 발명은 SDH 기반의 회선분배시 입출력 데이타의 속도를 변화시키지 않으며 CM을 실시간으로 감시하는 SDH 교차스위치 연결행렬 검증회로에 관한 것으로, 연결행렬(CM) 생성부; 연결행렬 값의 패리티 비트를 생성하는 패리티 생성부; 연결행렬 삽입부; 고유 데이타 및 상기 패리티가 추가되어 삽입된 연결행렬 값을 분배하는 교차스위치 기능부; 연결행렬 추출부; 출력된 데이타에서 역으로 소정 바이트를 추출하여 패리티를 검사하는 패리티 검사부; 추출된 연결행렬 값들이 저장되는 래지스터와 비교 기준이 되는 레지스터들을 비교하는 연결행렬 비교검사부; 제어신호 발생부를 포함하여 구성되는 것을 특징으로 하는 한다.

公开(公告)号：KR1019960024965A

公开(公告)日：1996-07-20

申请号：KR1019940036143

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 도한철 ,  김재근

IPC: G06F11/30

Abstract: 본 발명은 신호보드로부터 실, 탈장 인식값의 변화를 감지하는 실, 탈장 인식모듈(1)과, 상기 실, 탈장 인식모듈(1)로부터 최초 인식전의 값을 입력받아 저장하는 상태저장모듈(2)과, 상기 저장한 값과 현재의 값을 비교하여 실질적인 실, 탈장에 의한 변화인지 잡음에 의한 일시적인 변화인지를 구별하게 하는 2차 인식모듈(3)과, 상기 변화이후 일정시간 경과동안 실, 탈장 인식모듈(1)을 마스킹하여 다른 변화를 인식하지 못하게 하고, 시간경과후 발생된 인터럽트를 플립플롭에 래치시키도록 클럭을 만들어주는 시간지연모듈(4)을 구비하는 것을 특징으로 하여, 시스템에서 임의로 제어대상 보드가 실, 탈장될 경우, 이를 감지하여 인터럽트를 발생하므로서 프로세서에 의한 조치가 즉시 이루어지도록 하는 인터럽트에 의한 보드실탈장 감지회로에 관한 것 이다.

公开(公告)号：KR100096248B1

公开(公告)日：1996-02-27

申请号：KR1019930018905

申请日：1993-09-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이호재 ,  김재근 ,  김호건

IPC: G06F13/38

公开(公告)号：KR100093976B1

公开(公告)日：1996-01-11

申请号：KR1019920016520

申请日：1992-09-09

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 엄두섭 ,  김홍주 ,  김재근

IPC: H04L12/00

公开(公告)号：KR1019950010953B1

公开(公告)日：1995-09-26

申请号：KR1019930018905

申请日：1993-09-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이호재 ,  김재근 ,  김호건

IPC: G06F13/38

Abstract: The device automatically detects the underrun/overrun by VC1. signal frame structure address value. The device includes multiplex/demultiplex bufferring means(100) which outputs the reading data and reading clock, write address generation means(200) which generates the writing address, read address generation means(300) which generates the reading address, re-timing means(400) which outputs the re-timing cycle, the address comparating means(500) which outputs the address comparative result, reference signal generation means(700) which generates the reference signal, and comparative timing generation means(600) which outputs the timing signal to the re-timing means(400).

Abstract translation: 设备自动检测VC1的欠载/溢出。 信号帧结构地址值。 该装置包括输出读取数据和读取时钟的多路复用/解复用缓冲装置（100），产生写入地址的写入地址生成装置（200），产生读取地址的读取地址生成装置（300），重新定时装置 （400），输出地址比较结果的地址比较装置（500），产生参考信号的参考信号产生装置（700），以及比较定时产生装置（600），其输出定时周期 信号到重新定时装置（400）。

公开(公告)号：KR1019950008216B1

公开(公告)日：1995-07-26

申请号：KR1019920016520

申请日：1992-09-09

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 엄두섭 ,  김홍주 ,  김재근

IPC: H04L12/00

Abstract: The unit for processing the signal of synchronous transport module 1 is of the synchronous digital hierarchy. It provides an STM-1 signal processing unit to use in a synchronous multiplexer unit processing parallel at one eighth speed of the conventional transport speed. It comprises an MSOH handler(1), an RGNR mode selector(2), an RSOH handler(3), a parallel scrambler(4), a BIP 24 GNTR(5), a BIP 8 DNTR(6), a sending register(7), a timing generator(8), an U-P interface(9), an MSOH processor(10), an RSOH processor(11), etc.

Abstract translation: 用于处理同步传输模块1的信号的单元是同步数字层级。 它提供STM-1信号处理单元，用于在传统传输速度的八分之一速度下并行处理的同步多路复用器单元中。 它包括一个MSOH处理器（1），一个RGNR模式选择器（2），一个RSOH处理器（3），一个并行加扰器（4），一个BIP 24GGTR（5），一个BIP 8 DNTR（6），一个发送寄存器 （7），定时发生器（8），UP接口（9），MSOH处理器（10），RSOH处理器（11）等

公开(公告)号：KR100087274B1

公开(公告)日：1995-07-25

申请号：KR1019920026143

申请日：1992-12-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 엄두섭 ,  김재근

IPC: H03K17/00

公开(公告)号：KR1019950005573B1

公开(公告)日：1995-05-25

申请号：KR1019920026121

申请日：1992-12-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 엄두섭 ,  김재근

IPC: G11C11/407

Abstract: The TDM type time sharing switch broadcasts all channels by using the broad casting circuit. The circuit includes a first to a third exclusive NOR gate (61-63) for operating output signals of the 3 bit output terminal (D8,D9,D10) of a memory (20) and ID signals of corresponding channel, an AND gate (65) for operating output signal of a memory (20) through an enable terminal (D7) and output signals of the first to the third Ex-NOR gate, a OR gate (64) for operating output signals of a memory through 3 bit terminals (D8,D9,D10), and a multiplexer (66) for multiplexing output signals of a decoder (40), and the AND gate (45).

Abstract translation: TDM型分时交换机通过广播电路广播所有频道。 该电路包括用于操作存储器（20）的3位输出端子（D8，D9，D10）的输出信号和相应通道的ID信号的第一至第三异或门（61-63）和与门 65），用于通过使能端（D7）操作存储器（20）的输出信号，并输出第一至第三异或非门的输出信号;或门（64），用于通过3位端子来操作存储器的输出信号 （D8，D9，D10）和用于复用解码器（40）和与门（45）的输出信号的多路复用器（66）。