公开(公告)号：KR1020160092585A

公开(公告)日：2016-08-05

申请号：KR1020150012992

申请日：2015-01-27

Applicant: 연세대학교 산학협력단 ,  한국전자통신연구원

Inventor： 노원우 ,  김민수 ,  김승훈 ,  이상민 ,  최강일 ,  이정희 ,  박종근 ,  이범철

IPC: G06F9/455 ,  G06F9/50

CPC classification number: G06F9/45533 ,  G06F9/5077

Abstract: 본발명에의한가상머신을마이그레이션하는방법은계층적구조로구성된다수의호스트들을포함하되각 계층이복수의호스트그룹으로이루어지는컴퓨팅시스템에서의가상머신관리방법에있어서, 제1 그룹내의호스트로부터마이그레이션요청을수신한상기제1 그룹의마스터호스트가상기제1 그룹내의호스트들의자원사용현황을수집하는단계; 상기마스터호스트가상기수집된자원사용현황을기초로마이그레이션대상호스트가있는지판단하는단계; 상기제1 그룹내에마이그레이션대상호스트가없는경우, 상기마스터호스트는제2 그룹의마스터호스트로마이그레이션대상호스트탐색요청을전송하는단계를포함하되, 상기제1 그룹과제2 그룹은동일한계층에존재하거나상기제2 그룹이상기제1 그룹보다상위계층일수 있다. 이와같은가상머신마이그레이션방법을통해더 많은수의호스트와가상머신을관리할 수있다.

Abstract translation: 根据本发明，虚拟机迁移方法是在包括以层次结构配置的多个主机和包括多个主机组的层的计算系统中管理虚拟机的方法。 该方法包括以下步骤：由第一组中的主机收集第一组中的主机的主主机，从第一组中的主机收集第一组中的主机的资源使用状态; 由主机确定基于收集的资源使用状态是否存在迁移目标主机; 以及如果所述第一组中没有迁移目标主机，则所述主主机向所述主主机发送对所述迁移目标主机搜索到所述第二组中的主主机的请求。 第一组和第二组可以存在于相同层中，或者第二组可以存在于高于第一组的层中。 通过上述虚拟机迁移方法可以管理更多的主机和虚拟机。

公开(公告)号：KR101544972B1

公开(公告)日：2015-08-18

申请号：KR1020090118602

申请日：2009-12-02

Applicant: 한국전자통신연구원

Inventor： 오상윤 ,  이범철 ,  이정희 ,  이승우

IPC: H04L12/26 ,  H04L12/22

Abstract: 병목현상을방지할수 있는네트워크패킷처리장치및 방법을개시한다. 본발명의병목현상방지용네트워크패킷처리장치는수신된네트워크패킷원본을임시저장하는패킷버퍼와, 상기임시저장된원본에대한사본패킷의데이터패턴을검사하여상기원본네트워크패킷의처리와관련된처리규칙을생성하는적어도하나의패킷검사부와, 상기생성된처리규칙을저장하는규칙저장부와, 상기규칙저장부에저장된처리규칙에따라상기패킷버퍼에저장된원본네트워크패킷을처리하는패킷처리부를포함한다. 이에따라네트워크패킷처리시의병목현상을방지하고네트워크패킷의검사및 처리효율을향상시킬수 있다.

公开(公告)号：KR101294708B1

公开(公告)日：2013-08-08

申请号：KR1020100028738

申请日：2010-03-30

Applicant: 한국전자통신연구원

Inventor： 박사천 ,  이정희

IPC: G06F11/36

CPC classification number: G06F11/3608

Abstract: 본 발명은 소프트웨어 설계 모델의 검증 기법에 관한 것으로, 소프트웨어 설계 모델에 대한 프로토콜 상태 기계 다이어그램 및 순차 다이어그램을 이용하여 SMT 변환 및 SMT 처리를 수행하여 만족 시 발생 가능한 행위 시나리오를 출력하고, 불만족 시 모순된 행위 시나리오를 검증함으로써, 소프트웨어 설계 모델에 대한 프로토콜 상태 기계 다이어그램과 순차 다이어그램의 일치성을 효과적으로 검증할 수 있는 것이다.

公开(公告)号：KR101292983B1

公开(公告)日：2013-08-02

申请号：KR1020090128184

申请日：2009-12-21

Applicant: 한국전자통신연구원

Inventor： 백동명 ,  이범철 ,  이정희 ,  오상윤 ,  이승우

IPC: H04L12/26 ,  H04L29/06

CPC classification number: H04L43/18 ,  H04L69/12 ,  H04L69/22 ,  H04L69/32

Abstract: 다계층 패킷 검사 장치 및 방법이 개시된다. 다계층 패킷 검사 장치는 다계층 패킷의 하위계층 패킷에 기초하여 하위계층 해쉬(hash) 정보를 생성하고, 생성된 하위계층 해쉬 정보와 관련하여 다계층 패킷의 플로우에 대해 제1 처리하는 하위계층 처리부와, 하위계층 해쉬 정보와 관련하여, 제1 처리된 다계층 패킷의 플로우에 대해 제2 처리하는 상위계층 전처리부를 포함한다.
다계층 패킷, 처리, 검사, 분류

公开(公告)号：KR1020130085486A

公开(公告)日：2013-07-30

申请号：KR1020110131244

申请日：2011-12-08

Applicant: 한국전자통신연구원

Inventor： 오상윤 ,  이정희 ,  이범철 ,  최강일 ,  윤빈영 ,  박영호

IPC: H04L12/28 ,  H04L12/70 ,  H04L29/04

CPC classification number: H04L49/9063 ,  H04L49/101

Abstract: PURPOSE: A network packet processing device is provided to improve the transmission of packets by additionally using a control switch fabric. CONSTITUTION: A data switch fabric (230) switches received packets. A plurality of line cards (210-1,210-2,220-1,220-2) respectively executes look-up and queuing operations with respect to the input packets. The line cards respectively transmit packets to the data switch fabric. The line cards respectively transmit the packets received from the data switch fabric to the outside. The line cards respectively generate control packets for controlling traffic. A control switch fabric (240) switches the control packets which are received from the line cards. [Reference numerals] (210,220) Line card; (230) Data switch fabric; (240) Control switch fabric

Abstract translation: 目的：提供一种网络数据包处理设备，通过额外使用控制交换矩阵来改善数据包的传输。 构成：数据交换结构（230）切换接收到的数据包。 多个线路卡（210-1,210-2,220-1,220-2）分别执行关于输入分组的查找和排队操作。 线卡分别将数据包发送到数据交换结构。 线卡分别将从数据交换结构接收的分组发送到外部。 线卡分别产生用于控制流量的控制包。 控制交换结构（240）切换从线路卡接收的控制分组。 （参考号）（210,220）线卡; （230）数据交换矩阵; （240）控制开关面料

公开(公告)号：KR1020130068376A

公开(公告)日：2013-06-26

申请号：KR1020110135487

申请日：2011-12-15

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  두경환 ,  최강일 ,  이범철

IPC: H04L29/10

CPC classification number: H04L29/10

Abstract: PURPOSE: A channel concentrating method for interlinking a physical layer device and a link layer device is provided to improve a problem that low speed channels is not linked with high speed channels. CONSTITUTION: A new payload is generated by combining a payload of a physical layer device(1100) and payload control channel information and is transmitted to a payload field of a link layer device. The payload control channel information received in the physical layer device is transformed through a channel concentrating unit within a channel concentrating device and is transmitted to payload control information of the link layer device. Physical layer transmission control channel information loaded in the payload field received to the link layer device is extracted, and a newly generated payload is transmitted to the payload field of the physical layer device. [Reference numerals] (AA) Transmission link layer device; (BB) Reception link layer device; (CC) Transmission interface; (DD) Reception interface; (EE) PHY device; (FF) SERDES interface; (GG) SERDES device + options

Abstract translation: 目的：提供一种用于互连物理层设备和链路层设备的信道集中方法，以改善低速信道不与高速信道相关联的问题。 构成：通过组合物理层设备（1100）的有效载荷和有效载荷控制信道信息来生成新的有效载荷，并将其传送到链路层设备的有效载荷字段。 在物理层装置中接收的有效载荷控制信道信息通过信道集中装置内的信道集中装置进行变换，发送到链路层装置的有效载荷控制信息。 提取加载到接收到链路层设备的有效载荷字段中的物理层传输控制信道信息，并将新生成的有效载荷传送到物理层设备的有效载荷字段。 （附图标记）（AA）传输链路层设备; （BB）接收链路层设备; （CC）传输接口; （DD）接待接口; （EE）PHY设备; （FF）SERDES接口; （GG）SERDES设备+选项

公开(公告)号：KR101269790B1

公开(公告)日：2013-05-30

申请号：KR1020090122437

申请日：2009-12-10

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  김정식 ,  박영호 ,  이범철

IPC: G06F9/38 ,  G06F9/28 ,  G06F9/46

CPC classification number: H04L47/10 ,  G06F1/3203 ,  G06F9/5038 ,  G06F2209/506

Abstract: 데이터플로우병렬처리장치및 방법이개시된다. 데이터플로우병렬처리장치는입력되는제1 데이터의플로우를구별하는플로우구별부와, 복수개의프로세서중 동작하지않는프로세서를, 제1 데이터에할당하는프로세서할당부와, 구별된플로우를동일하게갖는제2 데이터가복수개의프로세서중 어느하나의프로세서에의해처리중인경우, 제1 데이터에대해순서를결정하는순서결정부와, 할당된프로세서에의해처리된제1 데이터를수신하여, 결정된순서에따라출력하는정렬부를포함한다.

公开(公告)号：KR1020110114909A

公开(公告)日：2011-10-20

申请号：KR1020100034293

申请日：2010-04-14

Applicant: 한국전자통신연구원 ,  경북대학교 산학협력단

Inventor： 이정희 ,  옥승호 ,  문병인 ,  이범철

IPC: H04L12/801 ,  H04L12/775

CPC classification number: H04L47/2433 ,  H04L45/58 ,  H04L47/60

Abstract: 본 발명은 멀티 프로세싱 엔진 기반의 네트워크 프로세서 시스템 및 상기 네트워크 프로세서 시스템의 패킷 스케줄링 방법에 관한 것으로서, 입력되는 패킷의 플로우 정보를 분석하여 상기 입력되는 패킷에 고유 번호를 할당하고, 상기 입력되는 패킷에 대한 서비스 특성을 반영하여 상기 고유번호가 할당된 패킷에 대한 처리 시간을 산출하며, 상기 할당된 고유 번호 및 상기 산출된 처리시간을 고려하여, 상기 입력된 패킷이 적어도 하나 이상의 프로세싱 엔진에 할당되도록 스케줄링 하더라도 동일 플로우의 패킷 처리 순서를 유지하도록 스케줄링하고, 상기 적어도 하나 이상의 프로세싱 엔진에 할당된 패킷을 처리할 수 있다.

公开(公告)号：KR1020110065784A

公开(公告)日：2011-06-16

申请号：KR1020090122437

申请日：2009-12-10

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  김정식 ,  박영호 ,  이범철

IPC: G06F9/38 ,  G06F9/28 ,  G06F9/46

CPC classification number: H04L47/10 ,  G06F1/3203 ,  G06F9/5038 ,  G06F2209/506

Abstract: PURPOSE: A parallel data flow processing device and a method thereof are provided to process data at high speed while keeping order without regard to the number of data flows by deciding order of input data and outputting data processed parallelly by processors according to the order. CONSTITUTION: A flow discriminator(103) discriminates the flow of the first data inputted. A processor allocator(105) assigns a processor which does not operate among processors(109) to the first data. If the second data which equally has the discriminated flow is processed with one processor, an order decision unit(107) decides order of the first data. A sorter(111) receives the first data processed with the allocated processor and outputs according to the order. The flow discriminator generates flow ID information about the discriminated flow.

Abstract translation: 目的：提供一种并行数据流处理装置及其方法，用于通过确定输入数据的顺序并输出按照处理器并行处理的数据，同时保持秩序，同时保持秩序，同时保持顺序数据。 构成：流鉴定器（103）识别输入的第一数据的流动。 处理器分配器（105）将不在处理器（109）中操作的处理器分配给第一数据。 如果用一个处理器处理同样具有鉴别流的第二数据，则顺序决定单元（107）确定第一数据的顺序。 分拣机（111）接收用分配的处理器处理的第一数据，并根据顺序输出。 流鉴别器产生关于识别流的流ID信息。

公开(公告)号：KR1020110056087A

公开(公告)日：2011-05-26

申请号：KR1020090112774

申请日：2009-11-20

Applicant: 한국전자통신연구원

Inventor： 이승우 ,  이범철 ,  이정희

IPC: H04L29/06 ,  H04L12/841

CPC classification number: H04J3/0667

Abstract: PURPOSE: A synchronization apparatus and a method thereof are provided to be operated as a transparent clock in an IEEE 1588 v2 protocol through the synchronization message which is transmitted through an IEEE 1588 v1 protocol. CONSTITUTION: A bridge clock adds or subtracts timestamp value within the time stamp value of the synchronization message(100). The synchronization message is transmitted through an IEEE 1588 v1 protocol. The time stamp value is generated at an input timing and an output timing. The bridge clock stores the added or subtracted timestamp value(110). The bridge clock transmits the synchronization message in which the added or subtracted time stamp value is stored to a master clock or the slave clock(120).

Abstract translation: 目的：提供一种同步装置及其方法，通过IEEE 1588 v1协议发送的同步消息，作为IEEE 1588 v2协议的透明时钟。 构成：桥时钟在同步消息（100）的时间戳值内添加或减去时间戳值。 同步消息通过IEEE 1588 v1协议传输。 时间戳值在输入定时和输出定时产生。 网桥时钟存储添加或减去的时间戳值（110）。 桥时钟将添加或减去的时间标记值的同步消息发送到主时钟或从时钟（120）。