公开(公告)号：WO2005033358A3

公开(公告)日：2005-07-21

申请号：PCT/EP2004010892

申请日：2004-09-29

Applicant: INFINEON TECHNOLOGIES AG ,  GUTSCHE MARTIN ,  KREUPL FRANZ ,  PAMLER WERNER ,  SEIDEL ROBERT

Inventor： GUTSCHE MARTIN ,  KREUPL FRANZ ,  PAMLER WERNER ,  SEIDEL ROBERT

IPC: C23C16/02 ,  C23C16/04 ,  C23C16/26 ,  C23C16/44 ,  C23C16/455 ,  H01L21/3205

CPC classification number: C23C16/0209 ,  C23C16/045 ,  C23C16/26 ,  C23C16/45557

Abstract: The invention relates to a method for depositing a carbon material (17) in or on a substrate (14). Said method comprises the following steps: the inside (10') of a processing chamber (10) is heated to a pre-determined temperature; the substrate (14) is introduced into the processing chamber (10); the air in the processing chamber (10) is evacuated until a pre-determined pressure or a lower pressure is reached; a gas (12) containing at least carbon is introduced until a second pre-determined pressure is reached, that is higher than the first pre-determined pressure; and the carbon material (17) is deposited on a surface or in a recess (15), from the gas (12) containing carbon. The invention also relates to a semiconductor contact device.

Abstract translation: 本发明提供了用于在或基板（14）上沉积的碳材料（17），其包括以下步骤的方法：处理室（10）加热的内部空间（10“）到预定的温度; 放置在处理室中的基板（14）（10）; 抽空所述处理室（10）到第一预定压力或更低; 引入气体（12），其具有至少碳，​​直到达到第二预定压力，其比第一预定压力更高; 和沉积所述碳材料（17）上的表面上或在从含碳气体（12）的凹部（15）。 本发明还提供了一种半导体接触装置。

公开(公告)号：WO03019649A2

公开(公告)日：2003-03-06

申请号：PCT/DE0202946

申请日：2002-08-09

Applicant: INFINEON TECHNOLGIES AG ,  SCHINDLER GUENTHER ,  PAMLER WERNER ,  GABRIC ZVONIMIR

Inventor： SCHINDLER GUENTHER ,  PAMLER WERNER ,  GABRIC ZVONIMIR

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L23/5222 ,  H01L21/7682 ,  H01L2924/0002 ,  H01L2924/00

Abstract: The invention relates to a conductor arrangement (100) containing a substrate (101) made from a first insulating material with a substrate surface (102), wherein at least two conductors (103) are arranged next to each other in the substrate (101). Said arrangement also comprises a buffer layer (104) made from a second insulating material arranged on the substrate (101) and a buffer layer surface (105) which is parallel to the substrate surface (102), at least one cavity (107) arranged between the conductors (103) preferably protruding deeper into the substrate (101) deeper than the conductors (103) in the substrate in relation to the buffer surface layer (105) and a covering layer made from a third insulating material (111) arranged on the buffer layer (104) and which completely closes the cavity (107) in relation to the buffer layer surface (105).

Abstract translation: 互连组件（100）包括具有在基板的基板表面（102），至少两个并排（101），其布置导体轨迹的第一绝缘材料（103）的基板（101），具有缓冲层（104）的UA在第二绝缘材料 基板（101）和到衬底表面（102）平行的缓冲层表面（105），设置在所述导体轨迹（103）之间的至少一个相对于所述缓冲层的表面（105）Teifer作为在基板（101）的导体条迹（103）突出到腔体 （107），和在所述缓冲层（104）布置成覆盖封闭朝向所述空腔（107）的第三绝缘材料层（111）完全地与缓冲层表面（105）。

公开(公告)号：WO02095820A3

公开(公告)日：2003-02-06

申请号：PCT/DE0201699

申请日：2002-05-10

Applicant: INFINEON TECHNOLOGIES AG ,  PAMLER WERNER ,  ENGELHARDT MANFRED ,  GABRIC ZVONIMIR

Inventor： PAMLER WERNER ,  ENGELHARDT MANFRED ,  GABRIC ZVONIMIR

IPC: H01L21/768

CPC classification number: H01L21/7682

Abstract: The invention relates to a hollow structure (100) in an integrated circuit, comprising a substrate (101) having a surface (102), conductor tracks (103) which are adjacently arranged on said surface in such a way that they form intermediate spaces (104) thereinbetween, a first layer (105) consisting of a first insulation material which is arranged over each conductor track (103), and a second layer (106) covering the intermediate spaces (104), consisting of a second insulation material which is deposited only on the first insulation material.

Abstract translation: 在集成电路中的空腔结构（100）包括具有基片表面（102）在其上的并置的导电迹线（103）与中间空间（104）布置成一个各导体轨道（103）的第一层上的基板（101）（ 覆盖105）的第一绝缘材料制成，并且由能够仅在所述第一绝缘材料上沉积第二绝缘材料的间隙（104）的第二层（106）。

公开(公告)号：WO2002095820A2

公开(公告)日：2002-11-28

申请号：PCT/DE2002/001699

申请日：2002-05-10

Applicant: INFINEON TECHNOLOGIES AG ,  PAMLER, Werner ,  ENGELHARDT, Manfred ,  GABRIC, Zvonimir

Inventor： PAMLER, Werner ,  ENGELHARDT, Manfred ,  GABRIC, Zvonimir

IPC: H01L21/768

CPC classification number: H01L21/7682

Abstract: Eine Hohlraumstruktur (100) in einer integrierten Schaltung weist auf ein Substrat (101) mit einer Substratoberfläche (102), darauf nebeneinander angeordnete Leiterbahnen (103) mit dazwischen liegenden Zwischenräumen (104), eine auf jeder der Leiterbahnen (103) angeordnete erste Schicht (105) aus einem ersten Isolationsmaterial und eine die Zwischenräume (104) bedeckende zweite Schicht (106) aus einem zweiten Isolationsmaterial, welches sich nur auf dem ersten Isolationsmaterial abscheiden lässt.

Abstract translation: 在集成电路中的空腔结构（100）包括具有基片表面（102）在其上的并置的导电迹线（103）与中间空间（104）布置成一个各导体轨道（103）的第一层上的基板（101）（ 覆盖105）的第一绝缘材料制成，并且由能够仅在所述第一绝缘材料上沉积第二绝缘材料的间隙（104）的第二层（106）。