公开(公告)号：WO02071482A8

公开(公告)日：2003-08-28

申请号：PCT/DE0200554

申请日：2002-02-15

Applicant: INFINEON TECHNOLOGIES AG ,  PAMLER WERNER ,  SCHWARZL SIEGFRIED ,  GABRIC ZVONIMIR

Inventor： PAMLER WERNER ,  SCHWARZL SIEGFRIED ,  GABRIC ZVONIMIR

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/532

CPC classification number: H01L23/5222 ,  H01L21/7682 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: The invention relates to a hollow structure (100) in an integrated circuit, comprising a first layer (101), a first layer surface (103) and webs (104) disposed thereon one beside the other, said webs including interstices (401), and a second layer (105) and a third layer (106) disposed thereon. The hollow structure further comprises a fourth layer (107) that closes some of the interstices (401), said fourth layer being disposed on the third layer (106) and having a second layer surface (108), the interstices (401) not being closed by the fourth layer (107) being filled with an electrically conducting material.

Abstract translation: 在集成电路中的空腔结构（100）具有第一层（101），第一层表面（103）并在此并排腹板（104），其包括间隙（401）和第二层（105）和随后的 第三层（106），具有一些间隙（401）最终第四布置在第三层（106）和第二层表面（108）在层（107），并且其中所述第四层的装置（107 ）未完成中间空间（401）填充有导电材料。

公开(公告)号：WO2002071482A3

公开(公告)日：2002-09-12

申请号：PCT/DE2002/000554

申请日：2002-02-15

Applicant: INFINEON TECHNOLOGIES AG ,  PAMLER, Werner ,  SCHWARZL, Siegfried ,  GABRIC, Zvonimir

Inventor： PAMLER, Werner ,  SCHWARZL, Siegfried ,  GABRIC, Zvonimir

IPC: H01L23/522

Abstract: Eine Hohlraumstruktur (100) in einer integrierten Schaltung weist auf eine erste Schicht (101), eine erste Schichtoberfläche (103) und auf dieser nebeneinander angeordnete Stege (104), welche Zwischenräume (401) einschliessen sowie eine zweite Schicht (105) und darauf eine dritte Schicht (106) aufweisen, mit einer einige der Zwischenräume (401) abschliessenden vierten Schicht (107), welche auf der dritten Schicht (106) angeordnet ist und eine zweite Schichtoberfläche (108) aufweist, und bei der mittels der vierten Schicht (107) nicht abgeschlossene Zwischenräume (401) mit elektrisch leitendem Material angefüllt sind.

公开(公告)号：WO2005071739A3

公开(公告)日：2006-03-02

申请号：PCT/DE2005000088

申请日：2005-01-22

Applicant: INFINEON TECHNOLOGIES AG ,  GABRIC ZVONIMIR ,  PAMLER WERNER ,  SCHINDLER GUENTHER

Inventor： GABRIC ZVONIMIR ,  PAMLER WERNER ,  SCHINDLER GUENTHER

IPC: C23C16/30 ,  H01L21/314 ,  H01L21/764 ,  H01L21/768 ,  C23C16/40 ,  H01L21/76

CPC classification number: H01L21/764 ,  C23C16/308 ,  H01L21/3145 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/7682 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: The invention relates to a plasma-excited chemical vapor deposition method for forming a silicon/oxygen/nitrogen-containing material. The invention provides that during the supply of silicon material and oxygen material, nitrogen material is supplied while using an organic silicon precursor material.

Abstract translation: 本发明涉及等离子体增强化学气相沉积工艺用于形成含有硅 - 氧 - 氮的材料，其中，所述含氮材料由硅材料和氧材料的供应过程中使用有机硅前体材料提供。

公开(公告)号：WO2003019649A3

公开(公告)日：2003-03-06

申请号：PCT/DE2002/002946

申请日：2002-08-09

Applicant: INFINEON TECHNOLGIES AG ,  SCHINDLER, Günther ,  PAMLER, Werner ,  GABRIC, Zvonimir

Inventor： SCHINDLER, Günther ,  PAMLER, Werner ,  GABRIC, Zvonimir

IPC: H01L21/768

Abstract: Eine Leiterbahnanordnung (100) weist auf ein Substrat (101) aus einem ersten Isolationsmaterial mit einer Substratoberfläche (102), mindestens zwei nebeneinander in dem Substrat (101) angeordnete Leiterbahnen (103), mit einer Pufferschicht (104) uas einem zweiten Isolationsmaterial über dem Substrat (101) und mit einer zu der Substratoberfläche (102) parallelen Pufferschichtoberfläche (105), mindestens einen zwischen den Leiterbahnen (103) angeordneten, bezüglich der Pufferschichtoberfläche (105) teifer als die Leiterbahnen (103) in das Substrat (101) hineinragenden Hohlraum (107), und eine über der Pufferschicht (104) angeordnete Deckschicht (111) aus einem dritten Isolationsmaterial, welche den Hohlraum (107) vollständig zur Pufferschichtoberfläche (105) hin abschliesst.

公开(公告)号：WO2012072706A1

公开(公告)日：2012-06-07

申请号：PCT/EP2011/071434

申请日：2011-11-30

Applicant: THIN MATERIALS AG ,  PIEKASS, Madeleine ,  PAMLER, Werner ,  GROSS, Andreas ,  LUIBLE, Andreas ,  RICHTER, Franz

Inventor： PIEKASS, Madeleine ,  PAMLER, Werner ,  GROSS, Andreas ,  LUIBLE, Andreas ,  RICHTER, Franz

IPC: H01L21/67

CPC classification number: H01L21/67051 ,  H01L21/6708

Abstract: Die vorliegende Erfindung betrifft ein Verfahren zum Behandeln einer Fläche auf einem Wafer oder einem Mikroplättchen, umfassend die Schritte: a) Bereitstellen eines Wafers oder eines Mikroplättchens, b) Platzieren des Wafers oder des Mikroplättchens auf einer Unterlage, c) Bereitstellen von Material für eine umlaufende Begrenzung um die zu reinigende Fläche, d) Anbringen des Materials für die umlaufende Begrenzung so, dass um die zu reinigende Fläche eine Vertiefung entsteht, aus der eine Flüssigkeit nicht austreten kann und e) Befüllen der Vertiefung mit einer Behandlungsflüssigkeit.

Abstract translation: 本发明涉及一种晶片或晶片上处理表面的方法，包括以下步骤：为一个圆周a）提供晶片或微芯片中，b）将所述晶片或基底上的管芯的，c）提供材料 限制到待清洁表面，d）将所述材料，使得待清洁的表面形成有凹部，从该液体不能逸出，以及e）用的处理液填充空腔的圆周边界。

公开(公告)号：WO2005033358A2

公开(公告)日：2005-04-14

申请号：PCT/EP2004/010892

申请日：2004-09-29

Applicant: INFINEON TECHNOLOGIES AG ,  GUTSCHE, Martin ,  KREUPL, Franz ,  PAMLER, Werner ,  SEIDEL, Robert

Inventor： GUTSCHE, Martin ,  KREUPL, Franz ,  PAMLER, Werner ,  SEIDEL, Robert

IPC: C23C16/26

CPC classification number: C23C16/0209 ,  C23C16/045 ,  C23C16/26 ,  C23C16/45557

Abstract: Die vorliegende Erfindung stellt ein Verfahren zur Abscheidung eines Kohlenstoffmaterials (17) in oder auf einem Substrat (14) mit den Schritten bereit: Erhitzen des Innenraums (10') einer Prozesskammer (10) auf eine vorbestimmte Temperatur; Einbringen des Substrats (14) in die Prozesskammer (10); Evakuieren der Prozesskammer (10) auf einen ersten vorbestimmten Druck oder darunter; Einleiten eines Gases (12), welches zumindest Kohlenstoff aufweist, bis ein zweiter vorbestimmter Druck erreicht ist, welcher höher als der erste vorbestimmte Druck ist; und Abscheiden des Kohlenstoffmaterials (17) auf einer Oberfläche oder in einer Ausnehmung (15) aus dem Gas (12), welches Kohlenstoff enthält. Die vorliegende Erfindung stellt ebenfalls eine Halbleiterkontakteinrichtung bereit.

Abstract translation:

本发明提供了一种用于在或基板（14）上沉积的碳材料（17），其包括以下步骤提供：的内部加热（10“）的处理室（10）到预定温度 ; 将衬底（14）引入到处理室（10）中; 将处理室（10）抽空至第一预定压力或更低; 引入具有至少碳的气体（12），直到达到比第一预定压力高的第二预定压力; 和将碳材料（17）沉积在含碳气体（12）的表面或凹槽（15）中。 本发明还提供一种半导体接触器。

公开(公告)号：WO2005071739A2

公开(公告)日：2005-08-04

申请号：PCT/DE2005/000088

申请日：2005-01-22

Applicant: INFINEON TECHNOLOGIES AG ,  GABRIC, Zvonimir ,  PAMLER, Werner ,  SCHINDLER, Günther

Inventor： GABRIC, Zvonimir ,  PAMLER, Werner ,  SCHINDLER, Günther

IPC: H01L21/768

CPC classification number: H01L21/764 ,  C23C16/308 ,  H01L21/3145 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/7682 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: Die Erfindung betrifft ein plasmaangeregtes chemisches Gasphasenabscheide-Verfahren zum Bilden eines Silizium-Sauerstoff-Stickstoff-haltigen Materials, bei dem während des Zuführens von Silizium-Material und Sauerstoff-Material Stickstoff-Material unter Verwendung eines organischen Silizium-Precursormaterials zugeführt wird.

Abstract translation: 本发明涉及等离子体增强化学气相沉积工艺用于形成含有硅 - 氧 - 氮的材料，其中，所述含氮材料由硅材料和氧材料的供应过程中使用有机硅前体材料提供。

公开(公告)号：WO03019649A8

公开(公告)日：2003-11-13

申请号：PCT/DE0202946

申请日：2002-08-09

Applicant: INFINEON TECHNOLGIES AG ,  SCHINDLER GUENTHER ,  PAMLER WERNER ,  GABRIC ZVONIMIR

Inventor： SCHINDLER GUENTHER ,  PAMLER WERNER ,  GABRIC ZVONIMIR

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L23/5222 ,  H01L21/7682 ,  H01L2924/0002 ,  H01L2924/00

Abstract: The invention relates to a conductor arrangement (100) containing a substrate (101) made from a first insulating material with a substrate surface (102), wherein at least two conductors (103) are arranged next to each other in the substrate (101). Said arrangement also comprises a buffer layer (104) made from a second insulating material arranged on the substrate (101) and a buffer layer surface (105) which is parallel to the substrate surface (102), at least one cavity (107) arranged between the conductors (103) preferably protruding deeper into the substrate (101) deeper than the conductors (103) in the substrate in relation to the buffer surface layer (105) and a covering layer made from a third insulating material (111) arranged on the buffer layer (104) and which completely closes the cavity (107) in relation to the buffer layer surface (105).

Abstract translation: 互连组件（100）包括具有在基板的基板表面（102），至少两个并排（101），其布置导体轨迹的第一绝缘材料（103）的基板（101），与在由第二绝缘材料构成的缓冲层（104） 基板（101）和到衬底表面（102）平行的缓冲层表面（105），设置在所述导体轨迹（103）之间的至少一个相对于所述缓冲层的表面（105）比在基底（101）的导体条迹（103）更深伸入腔 （107），和在所述缓冲层（104）布置成覆盖封闭朝向所述空腔（107）的第三绝缘材料层（111）完全地与缓冲层表面（105）。

公开(公告)号：WO02071482A2

公开(公告)日：2002-09-12

申请号：PCT/DE0200554

申请日：2002-02-15

Applicant: INFINEON TECHNOLOGIES AG ,  PAMLER WERNER ,  SCHWARZL SIEGFRIED ,  GABRIC ZVONIMIR

Inventor： PAMLER WERNER ,  SCHWARZL SIEGFRIED ,  GABRIC ZVONIMIR

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/532

CPC classification number: H01L23/5222 ,  H01L21/7682 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: The invention relates to a hollow structure (100) in an integrated circuit, comprising a first layer (101), a first layer surface (103) and webs (104) disposed thereon one beside the other, said webs including interstices (401), and a second layer (105) and a third layer (106) disposed thereon. The hollow structure further comprises a fourth layer (107) that closes some of the interstices (401), said fourth layer being disposed on the third layer (106) and having a second layer surface (108), the interstices (401) not being closed by the fourth layer (107) being filled with an electrically conducting material.

Abstract translation: 在集成电路中的空腔结构（100）具有第一层（101），第一层表面（103）并在此并排腹板（104），其包括间隙（401）和第二层（105）和随后的 第三层（106），具有一些间隙（401）最终第四布置在第三层（106）和第二层表面（108）在层（107），并且其中所述第四层的装置（107 ）未完成中间空间（401）填充有导电材料。

公开(公告)号：WO2006042498A1

公开(公告)日：2006-04-27

申请号：PCT/DE2005/001754

申请日：2005-09-30

Applicant: INFINEON TECHNOLOGIE AG ,  GABRIC, Zvonimir ,  PAMLER, Werner ,  SCHINDLER, Guenther ,  STEINLESBERGER, Gernot ,  STICH, Andreas ,  TRAVING, Martin ,  UNGER, Eugen

Inventor： GABRIC, Zvonimir ,  PAMLER, Werner ,  SCHINDLER, Guenther ,  STEINLESBERGER, Gernot ,  STICH, Andreas ,  TRAVING, Martin ,  UNGER, Eugen

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L23/5222 ,  H01L21/7682 ,  H01L2924/0002 ,  H01L2924/00

Abstract: In einem Substrat werden leitfähige Strukturen eingebettet und eine erste Schicht wird auf einem Teil von Seitenwänden von jeder der leitfähigen Strukturen gebildet, wobei ein oberer Teilbereich der leitfähigen Strukturen von einer Bedeckung mit der ersten Schicht frei bleibt. Material des Substrats wird zumindest zwischen benachbarten leitfähigen Strukturen entfernt, so dass Airgaps zwischen benachbarten leitfähigen Strukturen gebildet werden, und eine isolierende zweite Schicht wird selektiv auf dem freien Teilbereich der leitfähigen Strukturen derart gebildet, dass die isolierende zweite Schicht benachbarte leitfähige Strukturen überbrückt.

Abstract translation: 在衬底中的导电结构被嵌入，并且在每个导电结构的侧壁的一部分形成的第一层，其中，覆盖所述导电结构的上部保持自由与第一层。 衬底的材料在相邻的导电结构之间至少被除去，从而形成相邻的导体图案之间的空气间隙，并且被选择性地形成在所述导电结构的自由部分的绝缘第二层这样的绝缘性的第二层桥接相邻的导电结构，其。