中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

825 records (took 0.026 seconds)

    FINFET WITH TWO INDEPENDENT GATES AND METHOD FOR FABRICATING THE SAME
    11.
    发明申请
    FINFET WITH TWO INDEPENDENT GATES AND METHOD FOR FABRICATING THE SAME 审中-公开
    具有两个独立门的FINFET及其制造方法

    公开(公告)号：WO2008110497A1

    公开(公告)日：2008-09-18

    申请号：PCT/EP2008/052731

    申请日：2008-03-06

    Applicant: NXP B.V. ,  ST MICROELECTRONICS (CROLLES 2) SAS ,  MULLER, Markus Gerhard Andreas ,  CORONEL, Philippe

    Inventor： MULLER, Markus Gerhard Andreas ,  CORONEL, Philippe

    IPC: H01L21/336 ,  H01L29/786 ,  H01L29/423

    CPC classification number: H01L29/6681 ,  H01L29/7855

    Abstract: A FinFET (100) comprises a fin-shaped layer-section (116) of a single-crystalline active semiconductor layer (104) extending on an insulating substrate layer (106) along a longitudinal fin direction between, a source layer-section (122), and a drain layer-section (124) of the single-crystalline active semiconductor layer (104). Furthermore, two separate gate-electrode layers (138.1, 138.2) are provided, which do not form sections of the single- crystalline active semiconductor layer, each of the gate-electrode layers facing one of the opposite side faces of the fin- shaped layer-section (116). Each gate-electrode layer is connected with a respective separate gate contact (154, 156). The gate-electrode layers, as seen in a cross-sectional view of a plane that is perpendicular to the longitudinal fin- direction, are arranged on the substrate layer (106) between the respective side face of the fin-shaped layer section and a respective contact-post layer section (118, 120) of the single- crystalline semiconductor layer (104).

    Abstract translation: FinFET（100）包括沿着纵向翅片方向在绝缘衬底层（106）上延伸的源极层部分（122）的单晶有源半导体层（104）的鳍状层部分（116） ）和单晶有源半导体层（104）的漏极层（124）。 此外，提供两个单独的栅极电极层（138.1,138.2），其不形成单晶有源半导体层的部分，每个栅极电极层面对鳍状层的相对侧面之一 （116）。 每个栅极电极层与相应的单独的栅极触点（154,156）连接。 如垂直于纵向翅片方向的平面的截面图所示，栅极电极层被布置在鳍状层部分的相应侧面之间的基底层（106）和 单晶半导体层（104）的相应接触柱层部分（118,120）。

    CONTROL OF CARBON NANOSTRUCTURE GROWTH IN AN INTERCONNECT STRUCTURE
    12.
    发明申请
    CONTROL OF CARBON NANOSTRUCTURE GROWTH IN AN INTERCONNECT STRUCTURE 审中-公开
    碳互连结构中碳纳米管生长的控制

    公开(公告)号：WO2008028851A1

    公开(公告)日：2008-03-13

    申请号：PCT/EP2007/058999

    申请日：2007-08-29

    Applicant: KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  ST MICROELECTRONICS (CROLLES 2) SAS ,  GOSSET, Laurent ,  TORRES, Joaquin

    Inventor： GOSSET, Laurent ,  TORRES, Joaquin

    IPC: H01L29/06 ,  H01L21/768

    CPC classification number: H01L29/0665 ,  B82Y10/00 ,  H01L21/76831 ,  H01L21/76879 ,  H01L29/0673 ,  H01L29/0676 ,  H01L2221/1094

    Abstract: An interconnect structure on a substrate is provided. The interconnect structure comprises electrically conductive interconnect elements on at least two interconnect levels on or above a substrate level. In the interconnect structure of the invention, at least one electrically conductive via connects a first interconnect element on one interconnect level or on the substrate level to a second interconnect element on a different interconnect level. The via extends in a via opening of a first dielectric layer and comprises an electrically conductive via material that contains electrically conductive cylindrical carbon nanostructures. At least one cover-layer segment reaches into a lateral extension of the via opening and defines a via aperture that is small enough to prevent a penetration of the carbon nanostructures through the via aperture. This structure enhances control of carbon nanostructure growth in a height direction during fabrication of the interconnect structure.

    Abstract translation: 提供了衬底上的互连结构。 互连结构包括在衬底层上或上方的至少两个互连层上的导电互连元件。 在本发明的互连结构中，至少一个导电通孔将一个互连层上的第一互连元件或衬底层上的第一互连元件连接到不同互连层上的第二互连元件。 通孔在第一电介质层的通孔中延伸，并且包括含有导电圆柱形碳纳米结构的导电通孔材料。 至少一个覆盖层段到达通孔开口的横向延伸部分，并限定通孔孔，其足够小以防止碳纳米结构穿过通孔。 该结构在互连结构的制造期间增强了在高度方向上碳纳米结构生长的控制。

    ON-CHIP INTERCONNECT-STACK COOLING USING SACRIFICIAL INTERCONNECT SEGMENTS
    14.
    发明申请
    ON-CHIP INTERCONNECT-STACK COOLING USING SACRIFICIAL INTERCONNECT SEGMENTS 审中-公开
    使用极端互连部分的片上互连堆栈冷却

    公开(公告)号：WO2007071674A2

    公开(公告)日：2007-06-28

    申请号：PCT/EP2006069910

    申请日：2006-12-19

    Applicant: KONINKL PHILIPS ELECTRONICS NV ,  ST MICROELECTRONICS CROLLES 2 ,  GOSSET LAURENT ,  ARNAL VINCENT

    Inventor： GOSSET LAURENT ,  ARNAL VINCENT

    IPC: H01L23/473

    CPC classification number: H01L23/473 ,  H01L21/7682 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: The present invention relates to an integrated-circuit device and to a method for fabricating an integrated-circuit device with an integrated fiuidic-cooling channel. The method comprises forming recesses in a dielectric layer sequence at desired lateral positions of electrical interconnect segments and at desired lateral positions of fiuidic-cooling channel segments. A metal filling is deposited in the recesses of the dielectric layer sequence so as to form the electrical interconnect segments and to form a sacrificial filling in the fiuidic-cooling channel segments. Afterwards, the sacrificial metal filling is selectively removed from the fiuidic- cooling channel segments.

    Abstract translation: 集成电路装置及集成电路冷却通道的集成电路装置的制造方法技术领域本发明涉及集成电路装置及其制造方法。 该方法包括在介电层序列中在电互连段的期望横向位置处形成凹槽，并且在流体冷却通道段的期望横向位置处形成凹陷。 金属填料沉积在电介质层序列的凹槽中，以便形成电互连段并在流体冷却通道段中形成牺牲填充物。 之后，牺牲金属填充物被选择性地从流体冷却通道段去除。

    脈衝式化學品分配系統 PULSED CHEMICAL DISPENSE SYSTEM
    15.
    发明专利
    脈衝式化學品分配系統 PULSED CHEMICAL DISPENSE SYSTEM 审中-公开
    脉冲式化学品分配系统 PULSED CHEMICAL DISPENSE SYSTEM

    公开(公告)号：TW200806396A

    公开(公告)日：2008-02-01

    申请号：TW096103732

    申请日：2007-02-01

    Applicant: 皇家飛利浦電子股份有限公司 KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  微電子克羅里2公司 ST MICROELECTRONICS (CROLLES 2) SAS

    Inventor： 奧利佛 杜普爾 DUBREUIL, OLIVIER ,  瑟健 柯狄 KORDIC, SRDJAN ,  狄奧多爾 凱瑞伯斯 CARAMBERIS, THEODORE

    IPC: B05C ,  B24B ,  H01L

    CPC classification number: H01L21/6708

    Abstract: 本發明關於一節省成本之液體處理單元(100)。根據本發明,一控制單元(152)係連接至一控制閥(118、120、122)之一輸入埠,且係調適以根據歸因於該基板的給定或所要溫度及/或該基板處一氣體周圍環境的給定或所要壓力所導致的該基板上一處理液體之蒸發率,設定用於該液體處理而欲施加至該基板的分配脈衝數量、設定個別分配脈衝的一個別脈衝持續時間、及設定該等個別分配脈衝之間的個別分配中斷時段。如此一來,處理液體的使用減小至最小量,因而減少用於提供及清洗處理液體的成本。

    Abstract in simplified Chinese: 本发明关于一节省成本之液体处理单元(100)。根据本发明,一控制单元(152)系连接至一控制阀(118、120、122)之一输入端口,且系调适以根据归因于该基板的给定或所要温度及/或该基板处一气体周围环境的给定或所要压力所导致的该基板上一处理液体之蒸发率,设置用于该液体处理而欲施加至该基板的分配脉冲数量、设置个别分配脉冲的一个别脉冲持续时间、及设置该等个别分配脉冲之间的个别分配中断时段。如此一来,处理液体的使用减小至最小量,因而减少用于提供及清洗处理液体的成本。

    DEVICE WITH ENCAPSULATED INTEGRATED CIRCUIT AND A N/MEMS AND METHOD FOR PRODUCTION
    20.
    发明申请
    DEVICE WITH ENCAPSULATED INTEGRATED CIRCUIT AND A N/MEMS AND METHOD FOR PRODUCTION 审中-公开
    具有封装的集成电路的装置和用于生产的N / MEMS和方法

    公开(公告)号：WO2009071595A3

    公开(公告)日：2009-11-05

    申请号：PCT/EP2008066733

    申请日：2008-12-03

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 ,  OLLIER ERIC ,  BARON THOMAS

    Inventor： OLLIER ERIC ,  BARON THOMAS

    IPC: B81C1/00

    CPC classification number: B81C1/00246 ,  B81C2203/0728 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: The invention relates to a method for production of a device (100), comprising at least one integrated circuit (104) and at least one N/MEMS (122), comprising at least the following steps: production of the N/MEMS in at least one upper layer (116) arranged at least above a first section of a substrate (120), production of the integrated circuit in a second section of the substrate and/or in a semiconductor layer arranged at least above the second section of the substrate and further comprising the production of a cover (124) encapsulating the N/MEMS from at least one layer used for the production of a grid (114) in the integrated circuit and/or for the production of at least one electrical contact(128, 130, 132, 134) of the integrated circuit.

    Abstract translation: 本发明涉及一种用于生产装置（100）的方法，该装置包括至少一个集成电路（104）和至少一个N / MEMS（122），至少包括以下步骤：N / 布置在衬底（120）的第一部分上方的至少一个上层（116），在衬底的第二部分中和/或布置在衬底的第二部分上方的半导体层中产生集成电路 并且还包括从用于在所述集成电路中生产电网（114）的至少一个层和/或用于生产至少一个电触点（128，...）的生产封装所述N / MEMS的盖（124） 130,132,134）。

Patent Agency Ranking