公开(公告)号：US20150136760A1

公开(公告)日：2015-05-21

申请号：US14538940

申请日：2014-11-12

Applicant: STMICROELECTRONICS (CANADA), INC. ,  STMICROELECTRONICS LTDA

Inventor： Jose Augusto LIMA ,  AMERICO PAULICCHI FILHO

IPC: H05B6/68 ,  H05B6/70 ,  H05B6/66 ,  H05B6/64

CPC classification number: H05B6/686 ,  H05B6/668 ,  H05B6/705 ,  Y02B40/143 ,  Y02B40/146

Abstract: A microwave oven may include a housing defining an oven cavity therein configured to receive material to be heated, and a plurality of solid state microwave generating cells carried by the housing. At least one feedback circuit may be carried by the housing and configured to detect EM radiation within the oven cavity not absorbed by the material to be heated. A processor may be carried by the housing and coupled to the plurality of microwave beamforming cells and to the at least one feedback circuit. The processor may be configured to receive feedback from the at least one feedback circuit based upon the EM radiation not absorbed by the material to be heated, and control phase shifters of the beamforming cells to change the patterns of EM energy transmitted by antennas of the beamforming cells based upon the feedback received from the at least one feedback circuit.

Abstract translation: 微波炉可以包括限定其中构造成接收待加热材料的炉腔的壳体和由壳体承载的多个固态微波发生单元。 至少一个反馈电路可以由壳体承载并且被配置为检测未被待加热材料吸收的炉腔内的EM辐射。 处理器可以由外壳承载并耦合到多个微波波束形成单元和至少一个反馈电路。 处理器可以被配置为基于未被待加热材料吸收的EM辐射从所述至少一个反馈电路接收反馈，以及控制波束形成单元的移相器以改变由波束形成的天线发射的EM能量的模式 基于从所述至少一个反馈电路接收到的反馈。

公开(公告)号：US08866514B2

公开(公告)日：2014-10-21

申请号：US14078190

申请日：2013-11-12

Applicant: STMicroelectronics (Canada) Inc.

Inventor： Anton Pelteshki ,  Hock Khor

IPC: H03B1/00 ,  H04L25/02 ,  H03F3/45 ,  H03K3/01

CPC classification number: H03K3/01 ,  H03F3/45179 ,  H03F3/45183 ,  H03F2203/45394 ,  H03F2203/45712 ,  H04L25/0266 ,  H04L25/0276 ,  H04L25/0282

Abstract: A driver circuit includes a differential input, a differential output, a bias node, a first T-coil having a first node coupled to the negative output node and a second node coupled to a source of supply voltage, a second T-coil having a first node coupled to the positive output node and a second node coupled to the source of supply voltage, a first transistor having a current path coupled between the center tap of the first T-coil and a first intermediate node, a second transistor having a current path coupled between the center tap of the second T-coil and a second intermediate node, a third transistor having a current path coupled between the first intermediate node and ground, and a fourth transistor having a current path coupled between the second intermediate node and ground.

Abstract translation: 驱动器电路包括差分输入，差分输出，偏置节点，具有耦合到负输出节点的第一节点的第一T形线圈和耦合到电源电压源的第二节点，第二T形线圈具有 耦合到正输出节点的第一节点和耦合到电源电压源的第二节点，具有耦合在第一T形线圈的中心抽头和第一中间节点之间的电流通路的第一晶体管，具有电流 耦合在第二T形线圈的中心抽头和第二中间节点之间的路径，具有耦合在第一中间节点和地之间的电流路径的第三晶体管，以及连接在第二中间节点和地之间的电流路径的第四晶体管 。

公开(公告)号：US20150319106A1

公开(公告)日：2015-11-05

申请号：US14762040

申请日：2014-01-21

Applicant: COMMISSARIAT Á L'ÉNERGIE ATOMIQUE ET AUX ÉNERGIES ALTERNATIVES ,  STMICROELECTRONICS (CANADA), INC.

Inventor： Romain LEMAIRE ,  Fabien CLERMIDY ,  Michel LANGEVIN ,  Charles PILKINGTON

IPC: H04L12/933 ,  H04L12/911 ,  H04L12/24 ,  H04L12/801

CPC classification number: G06F15/7825 ,  H04L41/0816 ,  H04L47/39 ,  H04L47/828 ,  H04L49/109

Abstract: A network interface for a first network on chip resource capable of interfacing a data processing unit in the first resource with the network, the network interface including an output communication controller including a mechanism detecting an indicator marking an end of communication between the first resource and at least one second resource with which a communication link is set up, and a mechanism outputting a signal indicating closure of the link to be sent to the second resource, after detection of an end of communication indicator.

Abstract translation: 一种用于能够将第一资源中的数据处理单元与网络接口的第一片上资源的网络接口，所述网络接口包括输出通信控制器，所述输出通信控制器包括检测标识所述第一资源和所述第一资源之间的通信结束的指示符的机构 在检测到通信指示符的结束之后，建立通信链路的至少一个第二资源以及输出指示要发送到第二资源的链路的关闭的信号的机制。

公开(公告)号：US20150074160A1

公开(公告)日：2015-03-12

申请号：US14524774

申请日：2014-10-27

Applicant: STMICROELECTRONICS (CANADA), INC. ,  STMICROELECTRONICS S.r.l.

Inventor： JOHN HOGEBOOM ,  HOCK KHOR ,  MATTEO ALESSIO TRALDI ,  ANTON PELTESHKI

IPC: G06F7/72 ,  G06F5/16

CPC classification number: G06F7/724 ,  G06F5/16 ,  H03H17/06 ,  H04L25/0272 ,  H04L25/0288

Abstract: A FIR transmit architecture uses multiple driver divisions to allow signals with different delays to be summed into the output signal by the driver itself. The architecture includes a first multiplexer, a plurality of delay cells, a plurality of sign blocks, a switch block, a second multiplexer, and a plurality of drivers.

Abstract translation: FIR发送架构使用多个驱动器分区，以允许具有不同延迟的信号被驱动器自身求和到输出信号中。 该架构包括第一多路复用器，多个延迟单元，多个符号块，开关块，第二多路复用器和多个驱动器。

公开(公告)号：EP1670066A1

公开(公告)日：2006-06-14

申请号：EP05111800.8

申请日：2005-12-07

Applicant: ST MICROELECTRONICS S.A. ,  STMICROELECTRONICS (CANADA), INC.

Inventor： Jouan, Sébastien ,  Marty, Michel

IPC: H01L31/18 ,  H01L31/108 ,  H01L31/105

CPC classification number: H01L31/1804 ,  H01L31/02327 ,  H01L31/105 ,  H01L31/1085 ,  Y02E10/547 ,  Y02P70/521

Abstract: L'invention concerne un procédé de réalisation d'un miroir enterré dans un composant semiconducteur comprenant les étapes suivantes : former une structure comprenant une couche semiconductrice posée sur une couche isolante recouvrant un substrat ; former une ou plusieurs ouvertures dans la couche semiconductrice débouchant en surface de la couche isolante ; éliminer une portion de la couche isolante, d'où il résulte qu'un évidement est formé ; former une seconde couche isolante mince contre la paroi de l'évidement ; et former une couche métallique dans l'évidement contre la seconde couche isolante.

Abstract translation: 埋镜在半导体部件通过形成结构，其包括布置在绝缘层覆盖的基材，形成在半导体层开口部新兴在绝缘层的表面上，消除在凹部形成部的绝缘层的半导体层，靠在壁形成第二薄绝缘层上形成 凹部，并形成在与第二绝缘层凹部金属层。 因此独立权利要求中包括了：（1）上的集成电路形成在FORMED放置的氧化硅层上覆盖一硅基板，以及包括半导体部件，其包括掩埋镜的硅层的SOI型晶片（22）上下放置 有源半导体区域（20）中，氧化硅层的一部分被通过由覆盖有金属层（23）的反射镜在绝缘层，位于该金属层之上的硅层的形成的有源区的部分代替 的组件; （2）光电二极管，其包括一个基底，一个金属反射镜布置在所述基板，设置在所述反射器的第一绝缘体，以及设置在所述第一绝缘体上的半导体区; （3）一种系统，包括集成电路，包括光电二极管包括一基片，一金属反射器布置在衬底，设置在所述反射器的第一绝缘体，以及设置在所述第一绝缘体上半导体区域的; 和（4）一种方法，包括形成在衬底上的第一金属反射器，在反射器上形成第一绝缘体，以及在所述第一绝缘体上形成半导体区域。

公开(公告)号：EP2701389A1

公开(公告)日：2014-02-26

申请号：EP13179639.3

申请日：2013-08-07

Applicant: STMicroelectronics (Canada), Inc

Inventor： Corral-Soto, Eduardo R.

IPC: H04N13/02 ,  H04N13/00

CPC classification number: H04N13/261 ,  G06T3/40 ,  G06T3/4007 ,  G06T15/00 ,  G06T15/405 ,  G06T2207/10028 ,  H04N13/275

Abstract: A system for performing depth-based scaling of 3D content. The system comprises: 1) a content source configured to provide an input image comprising a plurality of input image objects; and 2) a processor configured to receive the input image and to receive a depth map comprising depth data associated with each of the plurality of input image objects. The processor generates an output image comprising a plurality of output image objects, wherein each of the plurality of output image objects corresponding to one of the plurality of input image objects. The processor scales a size of a first output image object relative to the size of a second output image object based on depth data associated with the first output image object and the second output image object.

Abstract translation: 用于执行3D内容的基于深度的缩放的系统。 该系统包括：1）内容源，被配置为提供包括多个输入图像对象的输入图像; 以及2）处理器，其被配置为接收所述输入图像并且接收包括与所述多个输入图像对象中的每一个相关联的深度数据的深度图。 处理器生成包括多个输出图像对象的输出图像，其中多个输出图像对象中的每一个对应于多个输入图像对象之一。 处理器基于与第一输出图像对象和第二输出图像对象相关联的深度数据，相对于第二输出图像对象的大小来缩放第一输出图像对象的大小。